上图左边是一个NMOS晶体管的符号，标注了栅极到源极偏压Vgs、漏极到源极偏压Vds、漏极电流Id。右边是Id跟偏压的关系，上面一条曲线是Vds=Vdd的情况，下面一条是Vds差不多在Vdd的一半的样子。在数字电路里，晶体管要么导通要么关断，因此它的偏压是上面ON和OFF的位置（严格地说，从ON到OFF的瞬态变化比较复杂，但是咱们先不去纠结这些细节）。然而，模拟电路的晶体管通常工作在半开半关的状态，所以它的静态Vgs通常接近于阈值电压Vt。这使得模拟电路对电压变化特别敏感，稍不留神就可能往左滑，即进入截止区，电流随电压指数下降，也可能往右滑，即进入饱和区，增益急剧下降。当晶体管技术换代的时候，Vt一般都会变，模拟电路轻则重新调参重则改架构。

模拟电路的结构常常是差分式的，差分的意思就是，有效信号是两个晶体管上的电流之差或者电压之差。这需要在「零点」的时候两个配对的晶体管上相应的电流或者电压之差为零。那意味著两个晶体管要匹配。学过统计的同学都知道，N个独立同分布的原子的某项平均值的方差反比于N的平方根。对不起，有点拗口，其实我就是想说，随著晶体管尺寸越来越小，Vt的随机变化越来越大。再加上一些新工艺引入的新变数，比如应力，同一个尺寸的同一种晶体管，即使画在版图上一摸一样，最后做出来也不一样。晶体管是模拟电路的基本单元，晶体管不匹配就仿佛码工同学在程序里调用了两次std::max，即使输入一样，结果也不一样，是不是比较让人抓狂？

新技术给数字电路带来的一大好处是可以通过降低电压Vdd来降低功耗。然而，降低Vdd也就意味著模拟电路输出电压（一般是Vds）的静态值和变化幅度要下降。Vds的静态值下降，会造成晶体管进入饱和区，放大器的增益下降。Vds的变化幅度减小，就意味著差分电压的幅度减小，也就是输出信号的幅度减小。但是另一方面，热杂讯却不会随著Vdd一起下降，因而信噪比会下降。

晶体管越来越小，栅极下的绝缘层越来越薄，晶体管就越来越容易被击穿。但是介面电压的标准却不会随之改变，比如USB的5伏就是5伏，谁也不想用4伏的USB给手机充电。因此，模电攻城狮常常绞尽脑汁用越来越小的晶体管去支撑一些老的标准规定的电压。

另外，随著技术的更新，在上一代技术里面使用的一些晶体管尺寸会被禁止使用，再加上Vt等等参数的变化，模电攻城狮常常在新技术里面找不到一个好的晶体管来替代上一代晶元采用的晶体管，所以需要重新设计电路。这好比你拿到一个新的XXU，翻开用户指南一看，发现原先用得好好的ReLU没了，只能用tanh??。你也许会问，难道模电攻城狮对新技术就没有发言权吗？这里面的故事就太多了。简而言之，最主要的原因是成本，大多数晶元厂都不愿意为模拟电路专门增加一种晶体管，因为模拟电路在大多数晶元上占的面积很小。

虽然模拟电路占的面积小，但是就像前面所说，它相当于晶元的五官，虽说占体重的比例小，却是十分重要（谁也不想减肥的时候把眼睛减小??）。因为模电重要，也因为模电对技能经验要求高，所以模电攻城狮一直是矽谷老牌晶元厂争抢的香饽饽。想当年，做模电的教授在学生心目中高富帅白富美的形象丝毫不亚于现在做AI的教授。记得我在美国上的第一堂模电课，那位年轻有为英俊潇洒玉树临风的教授，面对满堂的学生，拿出几块晶元来让大家看看晶元长啥样。他说那是某矽谷大厂卖的纪念品。大家把晶元传了一圈，然后教授说，其实这些晶元上有bug，所以该厂想了这么个法子来赚点钱回去。他最后补充道：他们像是在卖软体。

（未完待续）

作者声明：

1. 题图引用于网路，版权归原作者所有。
2. 本文为作者个人兴趣之作，仅代表作者个人观点，与任何公司或机构无关。
3. 欢迎讨论。如需转载，请务必取得作者同意，并注明出处。

推荐阅读：