消息发布后，英特尔股市一夜之间蒸发415亿美元，而台积电则飙升338亿美元。台积电几乎独享全球所有7nm工艺订单，英特尔还能超越吗？

从双方的披露可以看到，TSMC除了负责Xe-HPG GPU和Xe-HPC计算卡之外，双方又扩大合作…，还会为Intel生产Atom和Xeon处理器。

简要的解读一下：原因1 - 大约自Y16开始作为入门级的Atom就交付TSMC代工，以便排开当时紧张的14nm产能，Atom硬核IP也早已授权给TSMC（为了不同产线做后道工艺的修改）；原因2 - 是因为Intel当年在同一个时间点提出了如下3个前沿工艺并全部要导入10nm产线，结果失败了，那么严重制约了产能，如今不得不选择代工应急；这三个技术分别是：

- a. SAQP, TSMC从2-3-4走了3年多，Intel直接从SADP(2次曝光)跳升SAQP(4次曝光)，跳劈叉了。

- b. COAG, 把pitch长度缩短提高集成度，金属接触就对不齐了，良率跳水。

- c. 钴代铜银，扑街 ：）

- 以及还有一个原因是EUV的ROI，同样产量情况下，流水线占地面积大四倍，想像一下clean room每天要过滤的空气体积吧。光刻机+4倍厂房扩建投入，已经是负经济效益了；厂房成本影响很大…，所以Samsung和SK无论如何也不搞1z(10nm)以后的节点了，EUV能拖就拖，大家省capex才有年终奖可以拿，否则，3-5年的基建分摊搞到大家要饭去了。

另外，再多说一下钴代铜的失败，虽说Intel已经把与晶栅极接触的钨金属层替换成钴金属层，10nm工艺的M0和M1也彻底更换成了钴，但随著良率跳水，钴互联的产线所剩无几，钴材就主要做interposer了；

Intel当年技改钴材产线是期望自产工艺能一步打通到3nm甚至更微缩的节点，解决铜和钨难以继续微缩的临界尺寸问题，尤其是栅极导线(包括通孔导线)成为FinFet结构的主要瓶颈了(漏电/隧穿)，当年雄心勃勃希望在10nm节点的部分互连层上导入钴材…尤其在最底部两个层导入，预期是5X-10X电子迁移率改善…另外再降低2X的通路电阻；但说来话长，钴互联实际电阻率好像加大了不止1倍吧？好像还得再去换薄壁材料降阻值，所以现在钴用途就主要做中介层了。

如今10nm跳票了5年/6年，上面提到的3项牛技术，合在一起反而把良率搞到零%去了。其实当下30nm MMP铜互连完全可以满足10nm-7nm节点的要求，但INTC战略预期更长…于是冒进的改了整个产线，重新投资换了大量机台和电化学设备…另外，所谓Capacity planning也一贯是以年计的，如今选择代工显然要比旧设备上线会有更快的稳定供需。

首先，intel并不是第一次外包制造。在以前也用过台积电的工艺，例如去年hotchips上利用台积电16nm工艺打造的spring crest。当然还有FPGA，基带，凌动处理器等产品。atom x3就是台积电的28nm工艺。

其次，intel并没有暂停7nm和5nm的研发，而是重组了部门架构，换了在intel工作二十多年的老将来负责7nm和5nm的研发。使用台积电的工艺，算是一种plan b，一旦自家工艺出问题，可以及时把新的架构设计用台积电的制程实现。减少新技术延期的风险。这算是intel被10nm拖累，不得不打磨了5年Skylake架构的教训。提升CPU性能，微架构永远第一位，过去intel使用Tick Tock战略，性能提升的一代是换架构不换工艺的tock，换工艺不换架构的tick一般是牙膏。如果Rocket Lake在2017年就能出来。2019年再拿出个14nm的Golden Cove。或许受限于晶元面积。可能只能做6核。但也许因为其强大的微架构，可能比对手的8核，12核体验好很多。5年打磨skylake架构，暴露出了intel内部的很多问题。现在估计IP核大部分都做了几套备案。以便随时利用当年可用的制造工艺，将架构上的新东西及时推向市场。而不是再度上演SunnyCove++。

第三，晶元厂商为什么选取新工艺？因为新工艺晶体管更小。单位面积集成更多晶体管，从而提升性能，降低功耗，更重要的是，降低成本。这是熟悉摩尔定律的人都知道的。摩尔定律的核心是降低成本。intel在各种PPT上死扣密度指标。一是为了好看的PPT，给投资者画饼，二也是为了降低成本。毕竟，缺陷在晶圆上随机分布。就像你往直径30厘米的圆上扔细沙，圆上有一个方块，这个方块面积越小，细沙掉进去的概率就越低。显然单片处理器面积越小，缺陷落在上面的概率越低。从而良率越高。成本越低。但是，过于追求密度，导致的后果就是现有光刻条件下，缺陷在晶圆上分布的密度变大。换句话说，50平方毫米的10nm处理器，未必比100平方毫米的14nm处理器良率高。在这种情况下，或许把架构移植到落后工艺上造一个大晶元，都比先进工艺上造一个小晶元更省钱。当然都比前一代贵就是了。这还没考虑摩尔定律已经名存实亡的情况下。先进工艺设计成本实际上是一代比一代更贵的事实。intel往后的架构应该都是规模很大的架构，继续打磨10nm，肯定是一代比一代贵，但7nm良率不好，那就解决不了一代比一代贵的问题。这时候台积电画了个饼，我们的工艺准备好了。intel为此留下个B计划，准备使用台积电的工艺来降低制造成本，也是情有可原的。

但是，从另一个角度看。intel的产品可能是台积电工艺的照妖镜，可能intel会要求在CPU上达成5GHz的频率，也有可能会把诸如至强这类的大面积晶元交给台积电（如果自家工艺解决不了良率，而Intel又坚持使用Mesh架构制造超大的CPU晶元的话），说不定这些成功量产的5nm，3nm，会面临巨大的良率危机。（苏妈最近的采访中证实了7nm产能不够，4800U这种晶元少之又少，考虑到雷诺瓦的面积，以及大客户苹果高通转向5nm工艺，华为被禁，AMD已经是7nm最大的客户，这时候产能不够。不免让人对雷诺瓦的良率浮想联翩）

怎么新闻到了你们这些提问者嘴里就会变样呢……哪里暂停研发了……

找tsmc代工又不是刚刚做的决定，年初就听人提到过了。

7nm的问题也是上半年刚碰上的（至少各种口径都是这么说的，当然我不排除管理层作死对内对外一起骗，但这么做意义何在呢，不怕吃官司么）。

更严格的说，并不是7nm突然出了问题然后突然决定找tsmc，而是本来就没打算把近期的产品强上7nm，所以找了tsmc。

并且这次爆出来的订单只是6nm，原本选定7nm的产品线也不太可能转到这个6nm——这相当于降级啊。

tsmc 6nm相比自家10nm的确是有些优势，具体是密度/漏电/成本/能耗比中的那些我就不清楚了。找处在7/10之间的工艺用来过渡，至少能提升产品竞争力。

产品更迭是有周期的，不是人人都愿意做等等党，等你新制程成熟再换代的。产品一旦推后了，就是给竞争对手可乘之机。

而自家的fab是靠自家的产品养起来的，如果到时候市场份额都被人吞掉了，还能指望fab领先别人吗？

所以说，找人代工这步棋，很尴尬，但是又不得不走。

不过对于一些人来说，随手AMDYES就完事了，写这么多他们也没打算看。

按照Intel所在的领域，7nm约等于台积电4.5-3.75nm吧（7nm究竟是200还是240不知道）拖到2022H2其实和A/N上5nm节点类似，拖到2023H1的话考虑到节点更高其实也类似。

之前差不多说10nm稳住的话，7nm拖一下不要紧。 N5的性能提升太小，主要拿去堆密度，打磨一个加号在性能功耗上谁强还不好说。

到达100MTr这个节点后，在GAA来之前我都觉得工艺挺屑的，基本都是只增长密度的，对高性能产品来说意义已经小很多了。目前看Intel 7nm和台积电N3/5都是性能提升比较感人的，说不定下一代神打磨的又是10++。

所以真正决定Intel这个工厂需要废掉的么（也就是不适合造CPU）了的，还是要看5nm，7nm崩坏可以理解（10nm连锁问题），但是5nm废了可能就真的没希望了。

我认为intel，成也14nm，败也14nm。

它的14nm能把日常主频拉到5ghz以上，除了gf的14nm finfet on soi(ibm z大型机在用)，应该没有谁能达到；如果出一个更小制程工艺(如10nm、7nm)，距离这频率太远，消费者是不会买账的。

所以我认为intel工艺难产，主要不在于密度，而在于「频率」这个包袱，比如说：它可能在拚命拉高fin height这参数(单纯堆高密度低频工艺，我认为对intel没有难度)。

intel用台积电工艺品，应该主要是用于gpu，gpu对频率要求并不高

应该会在美国生产了。没想到成为战略力量了

题主，知道新工艺的成本有多贵吗？

这个资讯里面有28nm以来的流片成本：3nm工艺太烧钱 没有46亿元别来流片

以下节选自上面的资讯：28nm工艺开发一款晶元的费用不过5130万美元，16nm工艺就超过1亿美元，10nm工艺要1.74亿美元，7nm工艺要3亿美元；5nm工艺要4.36亿美元，3nm工艺更是要6.5亿美元！

当然，以上是台积电他们的价格，intel内部价格或许能便宜一点。但由于台积电的成本可以通过大规模出货迅速平摊（手机AMD黄记等一大堆产品），intel的成本只能靠自己扛著（intel的代工微不足道），而且出货量远不能和台积电相比。这样，目前intel被困死在14nm上（尽管无数i尬吹在拚命吹intel的10nm工艺，10nm的出货量仍然微不足道，也难以上高频）也不足为奇。

从经济学角度看，任何一个领域发展到后期，必然不断细分。现在半导体行业的趋势就是代工和设计分开，各有专门的厂商负责（三棒不一样，三棒可以看成韩国整个国家，这个体量可比intel大多了；而且三棒也开放了代工（黄记的30系消费级显卡据悉将使用三棒代工））。intel现在是凭一己之力在和大半个半导体行业在竞争，工艺自然被甩到后面。目测不久的未来intel迟早得把自家生产部门拆分出去（可以持有股份签署一定量的代工协议（代工intel自家的网卡晶元ssd，甚至部分CPU产品），类似AMD和格罗方德之间的关系，现在AMD的1xnm显卡（北极星一大家子，不过库存快清完了）和ryzen 3000系列CPU里面的io die都出自于格罗方德之手）。

实际上到了今天，半导体升级的代价越来越高，就算靠ibm的技术加成，格罗方德（之前AMD自家的工厂，后来分拆出去，还把AMD坑得半死）已经局限于1xnm，7nm之下之间彻底放弃。

PS：这里敬告i尬吹，从上周末开始，intel股票都跌了好几百亿美元了，尬吹有功夫在这里嘴炮出击，却给intel护盘的时候唯唯诺诺。

自有Fαb是把双刃剑，以前A家自有Fab时由于资金关系从65nm开始就ⅰntel一拍乃至以后的数拍。Fαb是吞金兽，砸钱下去不一定有效果不砸钱肯定玩完。所以A就老老实实做Fabless，不过GF还是不给力农具时代跳票坑了A家好几年。后来A学乖了专业人做专业事从代工GPU认准台积电到CPU全给台积电，避坑无数这不一年前GF就不玩7nm，如果A只认亲情不认权威又得死一回。话题转回intel，人家是半导体一哥，由于这十年爽惯了就挤了多年的牙膏，祖传的14nm后是一长串加号尾巴，憋大招的10nm也就堪堪与台积电的7nm一战，关键是台积电5nm快要量产3nm在路上了呀，自身cpu的新架构还不明朗也只有靠工艺提升来提性能。找三星代工是与虎谋皮亦或资敌(道理等同高通与三星)剩下只有台积电了。

写在最后，听说负责ⅰntel晶元工艺的印度人不禁哑然失笑，知乎留美学生吐槽阿三可以吨计，外加图形部的Rαj又坐了Jⅰm的位子看来ⅰntel危矣！

为了让台积电心甘情愿的不给华为代工，得把台积电的损失补上啊。正好英特尔近些年的生产工艺陷入瓶颈。一举两得。

无奈之举。自己研发滞后，只能委托他人了。

这是intel的巨大失败，也是台积电的巨大成功。

推荐阅读：
相关文章