消息發布後，英特爾股市一夜之間蒸發415億美元，而臺積電則飆升338億美元。臺積電幾乎獨享全球所有7nm工藝訂單，英特爾還能超越嗎？

從雙方的披露可以看到，TSMC除了負責Xe-HPG GPU和Xe-HPC計算卡之外，雙方又擴大合作…，還會為Intel生產Atom和Xeon處理器。

簡要的解讀一下：原因1 - 大約自Y16開始作為入門級的Atom就交付TSMC代工，以便排開當時緊張的14nm產能，Atom硬核IP也早已授權給TSMC（為了不同產線做後道工藝的修改）；原因2 - 是因為Intel當年在同一個時間點提出瞭如下3個前沿工藝並全部要導入10nm產線，結果失敗了，那麼嚴重製約了產能，如今不得不選擇代工應急；這三個技術分別是：

- a. SAQP, TSMC從2-3-4走了3年多，Intel直接從SADP(2次曝光)跳升SAQP(4次曝光)，跳劈叉了。

- b. COAG, 把pitch長度縮短提高集成度，金屬接觸就對不齊了，良率跳水。

- c. 鈷代銅銀，撲街 ：）

- 以及還有一個原因是EUV的ROI，同樣產量情況下，流水線佔地面積大四倍，想像一下clean room每天要過濾的空氣體積吧。光刻機+4倍廠房擴建投入，已經是負經濟效益了；廠房成本影響很大…，所以Samsung和SK無論如何也不搞1z(10nm)以後的節點了，EUV能拖就拖，大家省capex纔有年終獎可以拿，否則，3-5年的基建分攤搞到大家要飯去了。

另外，再多說一下鈷代銅的失敗，雖說Intel已經把與晶柵極接觸的鎢金屬層替換成鈷金屬層，10nm工藝的M0和M1也徹底更換成了鈷，但隨著良率跳水，鈷互聯的產線所剩無幾，鈷材就主要做interposer了；

Intel當年技改鈷材產線是期望自產工藝能一步打通到3nm甚至更微縮的節點，解決銅和鎢難以繼續微縮的臨界尺寸問題，尤其是柵極導線(包括通孔導線)成為FinFet結構的主要瓶頸了(漏電/隧穿)，當年雄心勃勃希望在10nm節點的部分互連層上導入鈷材…尤其在最底部兩個層導入，預期是5X-10X電子遷移率改善…另外再降低2X的通路電阻；但說來話長，鈷互聯實際電阻率好像加大了不止1倍吧？好像還得再去換薄壁材料降阻值，所以現在鈷用途就主要做中介層了。

如今10nm跳票了5年/6年，上面提到的3項牛技術，合在一起反而把良率搞到零%去了。其實當下30nm MMP銅互連完全可以滿足10nm-7nm節點的要求，但INTC戰略預期更長…於是冒進的改了整個產線，重新投資換了大量機臺和電化學設備…另外，所謂Capacity planning也一貫是以年計的，如今選擇代工顯然要比舊設備上線會有更快的穩定供需。

首先，intel並不是第一次外包製造。在以前也用過臺積電的工藝，例如去年hotchips上利用臺積電16nm工藝打造的spring crest。當然還有FPGA，基帶，凌動處理器等產品。atom x3就是臺積電的28nm工藝。

其次，intel並沒有暫停7nm和5nm的研發，而是重組了部門架構，換了在intel工作二十多年的老將來負責7nm和5nm的研發。使用臺積電的工藝，算是一種plan b，一旦自家工藝出問題，可以及時把新的架構設計用臺積電的製程實現。減少新技術延期的風險。這算是intel被10nm拖累，不得不打磨了5年Skylake架構的教訓。提升CPU性能，微架構永遠第一位，過去intel使用Tick Tock戰略，性能提升的一代是換架構不換工藝的tock，換工藝不換架構的tick一般是牙膏。如果Rocket Lake在2017年就能出來。2019年再拿出個14nm的Golden Cove。或許受限於晶元面積。可能只能做6核。但也許因為其強大的微架構，可能比對手的8核，12核體驗好很多。5年打磨skylake架構，暴露出了intel內部的很多問題。現在估計IP核大部分都做了幾套備案。以便隨時利用當年可用的製造工藝，將架構上的新東西及時推向市場。而不是再度上演SunnyCove++。

第三，晶元廠商為什麼選取新工藝？因為新工藝晶體管更小。單位面積集成更多晶體管，從而提升性能，降低功耗，更重要的是，降低成本。這是熟悉摩爾定律的人都知道的。摩爾定律的核心是降低成本。intel在各種PPT上死扣密度指標。一是為了好看的PPT，給投資者畫餅，二也是為了降低成本。畢竟，缺陷在晶圓上隨機分佈。就像你往直徑30釐米的圓上扔細沙，圓上有一個方塊，這個方塊面積越小，細沙掉進去的概率就越低。顯然單片處理器面積越小，缺陷落在上面的概率越低。從而良率越高。成本越低。但是，過於追求密度，導致的後果就是現有光刻條件下，缺陷在晶圓上分佈的密度變大。換句話說，50平方毫米的10nm處理器，未必比100平方毫米的14nm處理器良率高。在這種情況下，或許把架構移植到落後工藝上造一個大晶元，都比先進工藝上造一個小晶元更省錢。當然都比前一代貴就是了。這還沒考慮摩爾定律已經名存實亡的情況下。先進工藝設計成本實際上是一代比一代更貴的事實。intel往後的架構應該都是規模很大的架構，繼續打磨10nm，肯定是一代比一代貴，但7nm良率不好，那就解決不了一代比一代貴的問題。這時候臺積電畫了個餅，我們的工藝準備好了。intel為此留下個B計劃，準備使用臺積電的工藝來降低製造成本，也是情有可原的。

但是，從另一個角度看。intel的產品可能是臺積電工藝的照妖鏡，可能intel會要求在CPU上達成5GHz的頻率，也有可能會把諸如至強這類的大面積晶元交給臺積電（如果自家工藝解決不了良率，而Intel又堅持使用Mesh架構製造超大的CPU晶元的話），說不定這些成功量產的5nm，3nm，會面臨巨大的良率危機。（蘇媽最近的採訪中證實了7nm產能不夠，4800U這種晶元少之又少，考慮到雷諾瓦的面積，以及大客戶蘋果高通轉向5nm工藝，華為被禁，AMD已經是7nm最大的客戶，這時候產能不夠。不免讓人對雷諾瓦的良率浮想聯翩）

怎麼新聞到了你們這些提問者嘴裡就會變樣呢……哪裡暫停研發了……

找tsmc代工又不是剛剛做的決定，年初就聽人提到過了。

7nm的問題也是上半年剛碰上的（至少各種口徑都是這麼說的，當然我不排除管理層作死對內對外一起騙，但這麼做意義何在呢，不怕喫官司麼）。

更嚴格的說，並不是7nm突然出了問題然後突然決定找tsmc，而是本來就沒打算把近期的產品強上7nm，所以找了tsmc。

並且這次爆出來的訂單只是6nm，原本選定7nm的產品線也不太可能轉到這個6nm——這相當於降級啊。

tsmc 6nm相比自家10nm的確是有些優勢，具體是密度/漏電/成本/能耗比中的那些我就不清楚了。找處在7/10之間的工藝用來過渡，至少能提升產品競爭力。

產品更迭是有周期的，不是人人都願意做等等黨，等你新製程成熟再換代的。產品一旦推後了，就是給競爭對手可乘之機。

而自家的fab是靠自家的產品養起來的，如果到時候市場份額都被人吞掉了，還能指望fab領先別人嗎？

所以說，找人代工這步棋，很尷尬，但是又不得不走。

不過對於一些人來說，隨手AMDYES就完事了，寫這麼多他們也沒打算看。

按照Intel所在的領域，7nm約等於臺積電4.5-3.75nm吧（7nm究竟是200還是240不知道）拖到2022H2其實和A/N上5nm節點類似，拖到2023H1的話考慮到節點更高其實也類似。

之前差不多說10nm穩住的話，7nm拖一下不要緊。 N5的性能提升太小，主要拿去堆密度，打磨一個加號在性能功耗上誰強還不好說。

到達100MTr這個節點後，在GAA來之前我都覺得工藝挺屑的，基本都是隻增長密度的，對高性能產品來說意義已經小很多了。目前看Intel 7nm和臺積電N3/5都是性能提升比較感人的，說不定下一代神打磨的又是10++。

所以真正決定Intel這個工廠需要廢掉的麼（也就是不適合造CPU）了的，還是要看5nm，7nm崩壞可以理解（10nm連鎖問題），但是5nm廢了可能就真的沒希望了。

我認為intel，成也14nm，敗也14nm。

它的14nm能把日常主頻拉到5ghz以上，除了gf的14nm finfet on soi(ibm z大型機在用)，應該沒有誰能達到；如果出一個更小製程工藝(如10nm、7nm)，距離這頻率太遠，消費者是不會買賬的。

所以我認為intel工藝難產，主要不在於密度，而在於「頻率」這個包袱，比如說：它可能在拚命拉高fin height這參數(單純堆高密度低頻工藝，我認為對intel沒有難度)。

intel用臺積電工藝品，應該主要是用於gpu，gpu對頻率要求並不高

應該會在美國生產了。沒想到成為戰略力量了

題主，知道新工藝的成本有多貴嗎？

這個資訊裡面有28nm以來的流片成本：3nm工藝太燒錢 沒有46億元別來流片

以下節選自上面的資訊：28nm工藝開發一款晶元的費用不過5130萬美元，16nm工藝就超過1億美元，10nm工藝要1.74億美元，7nm工藝要3億美元；5nm工藝要4.36億美元，3nm工藝更是要6.5億美元！

當然，以上是臺積電他們的價格，intel內部價格或許能便宜一點。但由於臺積電的成本可以通過大規模出貨迅速平攤（手機AMD黃記等一大堆產品），intel的成本只能靠自己扛著（intel的代工微不足道），而且出貨量遠不能和臺積電相比。這樣，目前intel被困死在14nm上（儘管無數i尬吹在拚命吹intel的10nm工藝，10nm的出貨量仍然微不足道，也難以上高頻）也不足為奇。

從經濟學角度看，任何一個領域發展到後期，必然不斷細分。現在半導體行業的趨勢就是代工和設計分開，各有專門的廠商負責（三棒不一樣，三棒可以看成韓國整個國家，這個體量可比intel大多了；而且三棒也開放了代工（黃記的30系消費級顯卡據悉將使用三棒代工））。intel現在是憑一己之力在和大半個半導體行業在競爭，工藝自然被甩到後面。目測不久的未來intel遲早得把自家生產部門拆分出去（可以持有股份簽署一定量的代工協議（代工intel自家的網卡晶元ssd，甚至部分CPU產品），類似AMD和格羅方德之間的關係，現在AMD的1xnm顯卡（北極星一大家子，不過庫存快清完了）和ryzen 3000系列CPU裡面的io die都出自於格羅方德之手）。

實際上到了今天，半導體升級的代價越來越高，就算靠ibm的技術加成，格羅方德（之前AMD自家的工廠，後來分拆出去，還把AMD坑得半死）已經侷限於1xnm，7nm之下之間徹底放棄。

PS：這裡敬告i尬吹，從上週末開始，intel股票都跌了好幾百億美元了，尬吹有功夫在這裡嘴炮出擊，卻給intel護盤的時候唯唯諾諾。

自有Fαb是把雙刃劍，以前A家自有Fab時由於資金關係從65nm開始就ⅰntel一拍乃至以後的數拍。Fαb是吞金獸，砸錢下去不一定有效果不砸錢肯定玩完。所以A就老老實實做Fabless，不過GF還是不給力農具時代跳票坑了A家好幾年。後來A學乖了專業人做專業事從代工GPU認準臺積電到CPU全給臺積電，避坑無數這不一年前GF就不玩7nm，如果A只認親情不認權威又得死一回。話題轉回intel，人家是半導體一哥，由於這十年爽慣了就擠了多年的牙膏，祖傳的14nm後是一長串加號尾巴，憋大招的10nm也就堪堪與臺積電的7nm一戰，關鍵是臺積電5nm快要量產3nm在路上了呀，自身cpu的新架構還不明朗也只有靠工藝提升來提性能。找三星代工是與虎謀皮亦或資敵(道理等同高通與三星)剩下只有臺積電了。

寫在最後，聽說負責ⅰntel晶元工藝的印度人不禁啞然失笑，知乎留美學生吐槽阿三可以噸計，外加圖形部的Rαj又坐了Jⅰm的位子看來ⅰntel危矣！

為了讓臺積電心甘情願的不給華為代工，得把臺積電的損失補上啊。正好英特爾近些年的生產工藝陷入瓶頸。一舉兩得。

無奈之舉。自己研發滯後，只能委託他人了。

這是intel的巨大失敗，也是臺積電的巨大成功。

推薦閱讀：
相關文章