关于这个问题我之前说的不够清楚，误导了问题本身，这次做了修改，希望更容易理解。大家知道有焦耳公式的，是单位时间内电流通过导体产生的热量。晶元也适用，只是晶元是一个超大规模半导体，不是纯导体。可以认为在晶元内部任何一个周期内有一半是开的一半是关的。晶元内部是大规模的开开关关的过程。形成了千万个交叉开关，所以就能根据功耗和晶元体积和制程尺度在单位时间内计算出参与运算的门数量。门数量就是运算浮点数，也是运算速度。这个演算法只是理论值不是绝对精度，绝对精度由操作系统得出。

在微观上，千万个门的交叉开关由三维层连接，用时钟线、地址线、控制线具体操作。这三种功能线可以和与门、或门、非门、与非门、或非门、与或非门、异或门等几种组合门电路相互转换。其中最重要的时钟线，可以说这是一次控制多少门数量的深度，我们叫做频率。即使1v的低电压也远远超过硅(0.5v)制程工艺的电压，泵送电子的速度就是频率。简单说就是把一个晶体管门以极快速度开关直到无法维持门开关的能力，这个频率就是能打开的门电路数量深度。对一个门电路来说开关频率越高时间越短能耗越低，导通时间被微分稀释了，但对一堆门电路来说频率越高开关时间越短能耗就越高。因为导通时间被积分增加了，这就是交叉开关的效应。这个关系很多人一直未能理解。原因是不了解计算机控制原理。相信我已经说的够简单了，很多人有人喜欢超频，就是提升CPU电压达到的。但是内核电压是有极限的，提高到晶体门开关极限就再无能为力了。电压越高发热量越大，热量造成门失效信号出错CPU不稳定，甚至运算能力不再提高反而下降。所以用提高电压和散热不能解决根本问题，解决问题的办法就是不断减小制程工艺。用更低的电压驱动更多的门数量。这样功耗就越来越低，但一直减小制程又会出现新的问题，而那么低的电压能开多少层门就牵涉到更专业的知识了 ，材料科学、电子动力学和计算机编码和控制原理，无法一一简答，材料科学和电子动力学在微观上让我们了解到微观的量子特性、工艺问题等。又多了一个量子学。微观尺寸上材料特性工艺和电子穿隧效应难题。量子隧穿效应说简单点就是电路与电路的距离减小到一定程度时电子会以难以解释的方式运行，突然消失或者凭空出现。这些不可控会使漏电增加，门控制失效，信号出错。太多能耗被浪费在控制电子运动上。发热量增大性能却没啥变化。曾经90纳米时就有人认为已经触碰到物理极限，难以继续发展，没想到如今突破7纳米，摩尔定理都要失效了。过去的材料主要为硅，然而硅的电子迁移率现已不符需求，为了进一步提升运算速度，寻找新的信道材料已刻不容缓。一般认为，从10纳米以后，III-V族或是硅锗等高电子迁移率的材料将开始陆续登上先进位程的舞台。III-V族的电子迁移率则更胜锗一筹，约为硅的10到30倍，但美中不足的是III-V族的电洞迁移率相当的低。n型信道将会选择III-V族作为使用材料，并结合锗作为p型信道，以提高运算速度。

对于cpu来说，主要做的是数字运算，也就是在不停的算0还是1，用电压来说，比如1.8v就是1，而0v（理想情况）就是0。其中1.8v就是电源线vcc的电压，而0v就是接地线vdd的电压~每个基本cmos元件基本都会一头接vcc，另一头接vdd，然后根据前级输入来确定自己该输出高电平还是低电平~也就是说，这些晶体管在供电部分是并联的关系，数据处理的部分可以看成是串联~而数据处理之后得到的数据都会被vcc或者vdd将电平拉至高电平或者低电平。

这个还真不知道，问一下？英特尔CPU和AmdCPU的厂家他们知道，他们知道.就算他们知道，也不会告诉你，这是核心的机密

对来自各方面的信息进行识别读取，放大，解码，运算，处理等一系列加工，然后向终端设备输出指令信息，完成(cup所应有的执行功能！

没几个人解释的了

CPU主要是信号处理工作，它不是做功的功率元件，所以不需要高电压。

推荐阅读：
相关文章