上圖左邊是一個NMOS晶體管的符號，標註了柵極到源極偏壓Vgs、漏極到源極偏壓Vds、漏極電流Id。右邊是Id跟偏壓的關係，上面一條曲線是Vds=Vdd的情況，下面一條是Vds差不多在Vdd的一半的樣子。在數字電路里，晶體管要麼導通要麼關斷，因此它的偏壓是上面ON和OFF的位置（嚴格地說，從ON到OFF的瞬態變化比較複雜，但是咱們先不去糾結這些細節）。然而，模擬電路的晶體管通常工作在半開半關的狀態，所以它的靜態Vgs通常接近於閾值電壓Vt。這使得模擬電路對電壓變化特別敏感，稍不留神就可能往左滑，即進入截止區，電流隨電壓指數下降，也可能往右滑，即進入飽和區，增益急劇下降。當晶體管技術換代的時候，Vt一般都會變，模擬電路輕則重新調參重則改架構。

模擬電路的結構常常是差分式的，差分的意思就是，有效信號是兩個晶體管上的電流之差或者電壓之差。這需要在「零點」的時候兩個配對的晶體管上相應的電流或者電壓之差為零。那意味著兩個晶體管要匹配。學過統計的同學都知道，N個獨立同分布的原子的某項平均值的方差反比於N的平方根。對不起，有點拗口，其實我就是想說，隨著晶體管尺寸越來越小，Vt的隨機變化越來越大。再加上一些新工藝引入的新變數，比如應力，同一個尺寸的同一種晶體管，即使畫在版圖上一摸一樣，最後做出來也不一樣。晶體管是模擬電路的基本單元，晶體管不匹配就彷彿碼工同學在程序里調用了兩次std::max，即使輸入一樣，結果也不一樣，是不是比較讓人抓狂？

新技術給數字電路帶來的一大好處是可以通過降低電壓Vdd來降低功耗。然而，降低Vdd也就意味著模擬電路輸出電壓（一般是Vds）的靜態值和變化幅度要下降。Vds的靜態值下降，會造成晶體管進入飽和區，放大器的增益下降。Vds的變化幅度減小，就意味著差分電壓的幅度減小，也就是輸出信號的幅度減小。但是另一方面，熱雜訊卻不會隨著Vdd一起下降，因而信噪比會下降。

晶體管越來越小，柵極下的絕緣層越來越薄，晶體管就越來越容易被擊穿。但是介面電壓的標準卻不會隨之改變，比如USB的5伏就是5伏，誰也不想用4伏的USB給手機充電。因此，模電攻城獅常常絞盡腦汁用越來越小的晶體管去支撐一些老的標準規定的電壓。

另外，隨著技術的更新，在上一代技術裡面使用的一些晶體管尺寸會被禁止使用，再加上Vt等等參數的變化，模電攻城獅常常在新技術裡面找不到一個好的晶體管來替代上一代晶元採用的晶體管，所以需要重新設計電路。這好比你拿到一個新的XXU，翻開用戶指南一看，發現原先用得好好的ReLU沒了，只能用tanh??。你也許會問，難道模電攻城獅對新技術就沒有發言權嗎？這裡面的故事就太多了。簡而言之，最主要的原因是成本，大多數晶元廠都不願意為模擬電路專門增加一種晶體管，因為模擬電路在大多數晶元上占的面積很小。

雖然模擬電路占的面積小，但是就像前面所說，它相當於晶元的五官，雖說占體重的比例小，卻是十分重要（誰也不想減肥的時候把眼睛減小??）。因為模電重要，也因為模電對技能經驗要求高，所以模電攻城獅一直是矽谷老牌晶元廠爭搶的香餑餑。想當年，做模電的教授在學生心目中高富帥白富美的形象絲毫不亞於現在做AI的教授。記得我在美國上的第一堂模電課，那位年輕有為英俊瀟洒玉樹臨風的教授，面對滿堂的學生，拿出幾塊晶元來讓大家看看晶元長啥樣。他說那是某矽谷大廠賣的紀念品。大家把晶元傳了一圈，然後教授說，其實這些晶元上有bug，所以該廠想了這麼個法子來賺點錢回去。他最後補充道：他們像是在賣軟體。

（未完待續）

作者聲明：

1. 題圖引用於網路，版權歸原作者所有。
2. 本文為作者個人興趣之作，僅代表作者個人觀點，與任何公司或機構無關。
3. 歡迎討論。如需轉載，請務必取得作者同意，並註明出處。

推薦閱讀：