verilog初学者的一些困惑？

我是verilog初学者，我想请问一下，学习verilog需要买开发板么，大家有什么推荐，还有就是verilog和FPGA到底有什么联系和区别?

可以模拟，实物有的话更容易看到实现的效果，没有实物用模拟有时候对时序之类的设计和结果更容易观察，重点是一定要实际去敲代码，不能一直只是看书。

Verilog是一种硬体描述语言（HDL:Hardware Description Language），字面意思，就是用来描述硬体电路（主要是数字电路）的。在数字IC设计中，由于电路规模很大，难于使用原理图对电路进行描述（用原理图去表示一串逻辑，不如表达式来的直观），因此主要使用HDL语言进行开发。

FPGA是可编程门阵列，内部由数万到数百万个小逻辑单元构成，只要FPGA内逻辑资源足够，就可以实现任意逻辑电路。

因此单纯从数字逻辑的层面来看，开发FPGA和开发IC，除了规模以外没有任何区别，因此也采用HDL语言开发。

如果纯粹学习语言的话，不用购买开发板，因为Verilog是描述数字逻辑的，只要设计正确，时序收敛，不管是在模拟器上，还是在实物上都能得到同样的结果。因此学习语言可以用文本编辑器+模拟软体，我上学期学习Systemverilog语言，就是使用notepad++和questasim(高级版modelsim，对SV支持更好)。

不过用FPGA开发板也有一定好处，就是可以配合板上外设进行开发，不过这更多的是在进行嵌入式、通信协议的学习，而不是verilog语言了。

最好能去那种做通信之类的公司实习一下，如果只是抱著玩玩的态度的话倒是可以买个开发板学习一下(具体型号就不推荐了，可以参考网上推荐，很多的)，但是开发板比较尴尬的地方在于便宜的资源都少得可怜，能学的东西很少，而想要接触高端一点的技术，开发板动辄上万。。。。

Verilog的语法及其简单，只要以前有基础，半天就能掌握。但是真正做开发的话光学习Verilog是没有意义的，不同于C/Java之类的语言，Verilog只是一个硬体描述语言，重点是描述，主要用来辅助硬体电路设计，更类似与TCL语言。

很多初学者开始学习的时候以为掌握了语法就完事大吉了，其实硬体开发真正不变的还是数字电路的知识，脑子里面没有想要实现功能电路结构(RTL级)，纯粹用软体逻辑的思维写代码，写出来以后也很大概率没法用

PS:题主如果你真的准备走上硬体设计这条路的话，一定要重视模拟，也就是要学会Modelsim这一类的模拟软体，可以这么说，模拟玩的越溜，能力涨的越快

学习verilog 不需要买开发板，你可以只用模拟工具进行模拟验证，模拟工具可以用modelsim 。代码编写好，在modelsim 模拟一下，看一下波形就可以。

如果是走嵌入式开发，FPGA验证方面，是需要买块开发板，把代码下载到开发板实际运行一遍的。但如果你只是学习verilog 语言，并不需要买开发板。

PS：虽然我现在的工作也会用到verilog ，需要写点verilog 代码，但FPGA开发板基本没用过，唯一一次使用还是大学的时候做课程设计用的。把verilog 语言学好是重点，开发板我个人觉得不重要。

Verilog是一种语言，硬体编程语言

Fpga是那种可编程的硬体，fpga开发板什么的。用verilog编好程序，烧到fpga开发板上就可以玩了，大概跟用c语言写好程序放到计算机上跑是一个意思吧。

题主是学生吗？如果只是想简单接触一下就不用买板了有很多模拟软体的像vivado

因为板子很贵。。。。。。。。。如果是课程或是研究方向那学校里应该能借到板子

不是学生又要深入做的话可能还是买个板子好吧有的时候模拟的好好的到板子上会有各种玄学问题。。。

我只是个粗浅了解的学生实际应用中的情况不知道。。希望题主不要被我回答误导

～(￣▽￣～)~

Verilog是种设计语言，是在FPGA设计中用到的。单独学Verilog没什么意义，你要是想学习FPGA设计的话，最好买个板子吧。不过，自己买个板子一个人折腾的话根本没用，投入大量时间估计连入门都算不上，因为没人带你，没有具体的项目支持。因此，最好是有老师带你，这样的话他有项目你也可以参与进去，而且他自己肯定有板子，后面多做多学习就好了。

verilog是硬体描述语言，FPGA是晶元。FPGA的设计会用到Verilog