先说原因，是因为Intel在一个时间点导入了3个牛技术来技改产线，且都失败了：

a. SAQP, TSMC从2-3-4走了3年多，Intel直接从SADP(2次曝光)跳升SAQP(4次曝光)，跳劈叉了。

b. COAG, 把pitch长度缩短提高集成度，金属接触就对不齐了，良率跳水。

c. 钴代铜银，扑街 ：）

- 另外，以及还有一个问题是EUV的ROI，同样产量情况下，流水线占地面积大四倍，想像一下clean room每天要过滤的空气体积吧。光刻机+4倍厂房扩建投入，已经是负经济效益了；厂房成本影响很大…，所以Samsun和SK决定打死也不搞1z(10nm)以后的节点了，EUV能拖就拖，大家省capex才有年终奖可以拿，否则，3-5年的基建分摊搞到大家要饭去了。

另外多说一句钴代铜失败的问题，虽说Intel已经把与晶栅极接触的钨金属层替换成钴金属层，10nm工艺的M0和M1也彻底更换成了钴，但随著良率跳水，钴互联的产线所剩无几，钴材就主要做interposer了；

Intel当年技改钴材产线是期望自产工艺能一步打通到3nm甚至更微缩的节点，解决铜和钨难以继续微缩的临界尺寸问题，尤其是栅极导线(包括通孔导线)成为FinFet结构的主要瓶颈了(漏电/隧穿)，当年雄心勃勃希望在10nm节点的部分互连层上导入钴材…尤其在最底部两个层导入，预期是5X-10X电子迁移率改善…另外再降低2X的通路电阻；但说来话长，钴互联实际电阻率好像加大了不止1倍吧？好像还得再去换薄壁材料降阻值，所以现在钴用途就主要做中介层了。

如今10nm跳票了5年/6年，期间因为坚持上述技改工艺的路线，导致10nm成为不能代工的，那么IDM自产，评估因素就多，改造和点亮新产线还要做新的capacity planning（年计），而最终，上面当初提的3项牛技术，合在一起反而把良率搞到零%去了。其实，当下30nm MMP铜互连可以满足10nm-7nm节点的要求，但INTC战略预期更长…于是冒进的改了整个产线，重新投资换了大量机台和电化学设备…

另外10nm跳票，虽然并不止是卡在产能周期的问题，但我们知道所谓Capacity planning一贯是以年计单位的，如今选择TSMC代工相比再把封存的旧设备上线，前者会更快的平衡供需。

其实到这个工艺节点，成本已经十分苛刻了，近一年工艺节点的几次shrink，10nm节点的单位晶体管面积相对于上一代节点缩小了37%，而到了7nm节点，它相对10nm节点单位晶体管面积缩小变成了20%-30%左右。其实这就意味著在最新的工艺节点，即使不考虑一次性成本，平均成本的下降也变小了－－－须知摩尔定律的主要动力就是成本下降，然而，在一次性成本快速提升但平均成本却下降有限的时代，摩尔定律的进一步发展动力就不那么强了的。

另外，随著NRE成本的上升，也意味著晶元的出货量只有足够大才能把一次性成本平均掉达到break even点。这就使得只有手机晶元之类出货量巨大，对平均成本非常敏感而又希望晶元性能能定期升级的品类才会使用最新工艺。

而且，除了一次性成本在快速上升之外，晶体管的集成度在随著特征尺寸缩小的同时上升速度也在减缓。这是因为之前的特征尺寸缩小比较「实诚」，最小栅长、最小金属线宽都在同步以相同比例缩小，而在16nm以下的时候特征尺寸缩小往往只是指栅长缩小，最小金属线宽缩小的倍数并没有这么大。所以呢，这就导致了实现相同功能的晶元随著特征尺寸缩小其晶元面积缩小倍数没那么大了的。

-------------------------------------------------------------

补充：Intel在6月初的更新：随著Intel在本月开始出货10nm工艺处理器，Intel在先进半导体工艺上将转向14nm为主、10nm加速量产及推进7nm落地。除了这些工艺之外，Intel之前还有一些工厂是生产22nm工艺的，它们也不可能完全淘汰或者升级到7nm，所以2017年Intel推出了22FFL工艺。22FFL是Intel结合22nm及14nm FinFET工艺开发的一种改良版工艺，FFL中的L代表Low Leakage，漏电流更低，指标位于两种工艺之间，晶体管密度为1880万晶体管/平方毫米，略好于22nm工艺，但它的优势在于功耗低，成本也低，毕竟22nm工艺量产这么多年了。

实际上摩尔定律走到尽头，工艺数字小未必代表工艺性能更好。以前我们说，工艺升级会带来晶体管更快的速度，更高的性能，更低的功耗，实际上是因为登纳德等比微缩定律。这是一个围绕晶体管导电沟道尺寸和氧化层厚度的定律。但是现在晶体管导电沟道的尺寸基本不再变小了。无论是28nm，还是14/16nm，还是10nm和7nm，甚至5nm，都维持在22nm到25nm这一量级。沟道不再变短主要是由于漏级耗尽区的强电场导致关断时沟道势垒降低。漏电更容易发生的缘故。

沟道尺寸因为物理限制不能微缩。或者无法等比微缩。导致登纳德定律失效。但集成密度仍在进一步增加，直接后果就是晶元的发热密度失去控制。同一个面积中集成更多的晶体管，但单一晶体管功耗却没有多少降低。所以热密度成倍增加。给晶元冷却带来巨大的成本，因此出现了暗硅一词，意味著即使集成了大量晶体管，同一时间也只有一部分晶体管能工作。不能工作的晶体管则被称为暗硅。工艺数字越小，集成密度越大，暗硅的比例越大。也就是说，摩尔定律名存实亡。

如果你的晶元要跑很高的频率，比如台式机，那高密度会是致命的。虽然英特尔总是在公开场合宣传自己的10nm有100.7兆晶体管/平方毫米的密度，但是英特尔却准备了四种不同密度的工艺库，最高性能的那个密度只有67兆晶体管/平方毫米。但是10nm跳票到2021年，意味著这个工艺库应该还是很难解决性能的问题。AMD的7nm实际密度应该也很低。不到40兆/平方毫米，而且从Radeon 7的频率，能耗比和实际相对于Vega64的提升来看，这个工艺性能也很一般。和14nm LPP相比是挤牙膏水平。Zen2因为架构变了，所以不能直接和前一代比。但是Zen2最主要的提升并不是7nm带来的，而是CPU微架构的变化。提升15%的SPEC2006int成绩。这才是重点。

所以关键的重点来了，英特尔的10nm跳票到2021年，但是10nm对于高性能的台式机来说，真的那么重要么？英特尔官方宣布IP核和工艺解除绑定，因此，2020年和2021年，英特尔是否会按照它的承诺那样，带来Willow Cove微架构和Golden Cove微架构才是最重要的东西。微架构改进带来的提升远比工艺重要得多，我们来看一下英特尔一直被忽视的低功耗产品线。Gemini Lake和Apollo Lake同属于14nm工艺，但是，性能可天差地别。J4105国际象棋跑分6000，Cinebench R15单核跑分70cb，轻松大幅超越上一代的J3455。Cinebench R15同频率提升达到惊人的46%。同样的，14nm工艺的apollo lake相比于14nm工艺的Cherry Trail/Braswell，同频率的提升也达到了22%。三代都是14nm，性能却是天差地别。桌面上。Sunnycove拥有18%的IPC提升，这个绝对是比10nm更有爆点的东西。如果英特尔按照之前的承诺，将新架构以当时可用的最好工艺推出，那10nm，14++又有什么区别呢？

PS，i7 1065G7的PassMark和Cinebench R15均有大幅度提升，单核的PassMark能干i7 8700，多核的R15能打45w的标压i5 9300H。这个微架构不管用什么工艺，登上桌面平台。AMD都会很难受。

谢邀。利益相关：A 炮。

其实单纯以数字论英雄是不正确的，Intel 的 10nm 每平方毫米的晶体管数目超过 1 亿，而台积电（AMD 的代工厂）的 10nm 还不到 5000 万。保守估计即便今年改进版的 7nm+ 出来了，也只能持平 Intel 的 10nm。所以不能因为 Intel 10nm 难产而 AMD 都快进到 7nm 了，就武断的认为 Intel 这一次会输。毕竟底子厚，各种论坛上「我还是相信 Intel」的声音仍然占多数。

但是 Intel 现在日子肯定也不好过，这点是显而易见的。7 年前把 AMD 打的一败涂地时候，就放话「16 年推出 10nm，18 年推出 7nm」，5 年前又强调了一遍，可见 Intel 是真的想把制程一路提升著走的。现在 10nm 难产是确实遇到了技术 or 产能的硬瓶颈，而不是因为市场占优 or 摸透了 AMD 老底，觉得没必要。

另外就 Intel 目前低调在售的 10nm 处理器（i3-8121U）来看，挤牙膏依旧，3.1GHz 1.1V 电压，并没有把 10nm 应有的优势发挥出来，可以说亮点只在多出的两条指令集上。要知道这是一款低端处理器，一般而言制程带来的红利，在低端处理器上的体现应该是最明显的，可以参考 AMD 的速龙 200GE，以及 Intel 自己的 G4560。当然 i3-8121U 已经卖了快一年了，这一年没有其它新的 10nm u 哪怕是小规模生产问世，我们有足够理由相信 Intel 仍在耕耘，是有余力发大招的。

总结便是：Intel 的形势不乐观，但也没到悲观的地步。只要 AMD 这边三代锐龙没有出现大规模质量问题（这个可能性很小，毕竟台积电已经在手机端有了丰富经验），在 Intel 的 10nm 量产前，它必将抢走 Intel 规模不小的用户群。接下来就看 Intel 能否反扑了，我倾向于是能蚕食回来一部分，但无法确立当年酷睿 vs 羿龙的绝对优势——不过这不正是 DIYer 乐于看到的么？

最后身为 A 炮惯例还是一句：AMD yes！

意思就是10代u也是14nm++++++++++了吧……

感觉intel还是要打磨好频率再上来吧，纯看密度这风气不知道谁带的，当年热门辞汇「短沟通效应」也只口不提了；看历史intel 从22升14时，也不见得人们这么热衷，宁抱4790k甚至2600k也不要那体质尴尬的6代，iu保值就是这么起来的。

没记错的话之前部分i粉宣称intel的10nm在2017~2018年就会到来，结果到了2018年才有良品率极低的试产品i3-8121u（连核显都没开，和14nm对应品能耗比一样）。2018年后半段~2019年才上市勉强合格的icelake（全核主频最高也就3.3G左右，再高死活上不去），2020年中后段才能放出tigerlake产品（重点全集中在核显上）。顺便说一句，intel已经打算用14nm制造icelake/tigerlake架构的产品rocketlake了。

最后还是那句话，一年复一年，延期何其多。

瞎猜的

1. 说明性能上，新的10nm工艺的优势主要在漏电小，能耗比好，低压下就能获得不错的性能。但最高性能没有明显提升，高性能计算方面和14nm相比没有明显优势。

2. 没有EUV的10nm成本太高，器件密度的增加获得的晶元尺寸收益都没法抵消Mask和良率降低造成的额外成本。

Intel在10nm上的决策确实让自己非常被动，尽管当时看来不算一个错误的决定。估计桌面端的是等著直接上EUV了。或者台积/三星能搞出器件性能达标的7+/7nm工艺，牙膏厂才会有动力。

好吧，只能说这就是牙膏挤多了的后果，14nm这管牙膏挤完了intel就不知道该干什么了

跳票至2021，怕是AMD那个时候Zen3都出来咯，就算intel的10nm不输台积电的7nm，但是这么长的真空期AMD有足够时间对7nm制程工艺进行优化升级，暂且不说牙膏厂的10nm会以什么样的形式发布，但至少发布之前的这段时间，AMD将一直占上风，占多少就看其7nm发布后的表现了

可能因为英特尔也没法近期解决一些工艺上的技术难题了。

英特尔即将成为我司的客户，最近公司开会时我们大老板说，英特尔的CTO在跟他的一次交流中提到，英特尔未来两年将有大量老员工退休，而他们目前面临著老员工的技术知识尚未完全被新人了解和吸收的困局(?д?; )

一旦那些工程上的奇技淫巧没法传承，英特尔自然没法进步甚至原地踏步挤牙膏。其实我司也一样，底层比我年龄都大的代码要改动或弄明白经常要问快退休的老头老太太们

啥情况啊？

14+++++++++++++要用几年啊？我买的洋垃圾2690v2当3奶居然还能和8700k拼。。。。我也是服了

想起以前INTEL有个广告词是这样：帮，帮帮帮帮。是不是有些像拉肚子的声音呢！

出10NM没什么用，牙膏无法挤。要出7NM才能挤牙膏，至于几时推出，说真的，我压根不知道。因为现在连14NM10代桌面都推迟半年。INTEL你屎拉出来再说。

还有就是出10NM,7NM，核心又不会增加多少，都是功耗上减少而已。

最恶心的是9990XE和10990XE居然不推出市场。

没余粮了呗 挤不出来了呗

后面只能为了伺服器市场玩刀法

这就是牙膏太多了 但是谁让人家是上游呢

你弄反了，DT端遥遥无期，伺服器端必须上。

Aurora已经因为10nm坎咕了一次了，Aurora2021再咕，DOE就得缩经费了

至于数字工艺的游戏？

7nm的晶体管密度干不过10nm，关键技术缺失（SDB和COAG），没人拿去做大面积产品，D区

EUV？

.13吹到了7nm，这玩意和SAQP一样都是用钱填大坑。结果呢，三星8nm用LELELELE，台积电7nm用DUV+SADP，本事没有说一套做一套倒是挺厉害

目前来说，纯光刻行业，能追上INTC的，可能只有IBM御用的GF那几个Fab。

算上封装的话还能加上TSMC，CoWoS虽然被后来者EMIB在性能不变的情况下打爆，但是好歹满足了从无到有；Foveros今年下半年开始出货，TSMC的饼4月份画出来，2021年落地。

群众喜闻乐见，关键线宽数字越小越喜欢，技术不先进去比出货量，emmm

恩，这个世界会好的

---

台积电7纳米才赶上intel22nm的水平，牙膏厂根本不急啊，就算台积电上了5nm也就和14nm差不多

---

英特尔已经变成了一个坏掉的计算器，按下去14，挤牙膏按下去了个+，没想到加键卡住了，就成了14nm++++++++...

---

老生常谈的论断，七纳米，7nm，是道大坎，大大的坎7*7=49,7，道家的基数，逢七过坎。

如果突破七纳米，则一路冲锋到下一个临界坎，下一个坎肯定不是纳米，，，

这卦算的准不？

求赞求评。

---

推荐阅读：