IC设计实例解析之同步和非同步电路
源自：微信公众号 「数字晶元实验室」
本文以同步计数器和非同步计数器为实例，通过模拟综合解析同步电路和非同步电路的差别和优缺点。
简单来说，同步电路和非同步电路最显著的差别就是是否由同一个信号触发。非同步计数器非同步触发器将其他触发器的输出信号（Q或者Q』）作为自己的触发信号，从而导致各个触发器的状态「非同步」地变化。
下面是五级非同步计数器原理图(Verdi)：
非同步计数器进位信号是逐步传送的，计数器速度受触发器传输延迟时间和触发器个数这两个因素的影响。当时钟周期小于转换总周期时，非同步计数器计数器就无法工作，导致非同步计数器的工作频率大大降低。
下面是五级非同步计数器的时序模拟图（Vivado 2017.4）：
由此可见，五级非同步计数器最高能达到272MHz（Artix-7系列FPGA）
但是非同步计数器电路简单，硬体开销较低。下面是DC综合的面积报告：
五级非同步计数器需要消耗81um2(TSMC 90nm工艺)
同步计数器与非同步计数器相对应的是，同步计数器的每一级触发器接的是同一个时钟信号，各个触发器的状态在同一时间翻转。由于触发器的「同步」翻转，克服了非同步计数器所遇到的触发器逐级延迟问题，大大提高了计数器的工作频率。
但是同步计数器的接线相对非同步计数器会比较复杂。下面是五级同步计数器原理图(DC&Verdi)：
我们在TSMC90nm工艺，slow工艺角下，对五级同步计数器进行综合，最高工作频率能达到1.42GHz
在Artix-7系列FPGA上进行时序模拟至少能达到500MHz
同时五级同步计数器需要消耗139um2(TSMC 90nm工艺)
至此我们得出结论：5级同步计数器相比5级非同步计数器硬体开销增加1.71倍，级数增多硬体开销也会增加地更加明显。同时，性能至少提升1.83倍。
上述数据仅仅是简单的五级计数器的性能和硬体开销比较。更为重要的是，EDA工具对同步电路有著非常友好的支持，而无法对非同步电路进行静态时序分析，所以大规模集成电路基本上都是采用同步设计方法。推荐阅读：
