PCIe的通道是怎么分分合合的？详解PCIe bifurcation
随著AMD新一代CPU的发布，PCIe 4.0 （Gen4）也进入了人们的视线。然而Intel随后宣传PCIe 4.0对消费市场用处不大，AMD则反讽Intel吃不到葡萄说葡萄酸。正在吃瓜群众搬板凳看热闹的时间，一件事情正在发生。PCIe的标准制定组织，PCI-SIG（Peripheral Component Interconnect Special Interest Group）发布了PCIe 6.0（Gen6）的标准！对，你没有看错，不是5.0而是6.0。实际上5.0刚刚发布，如果我们看最近这个组织的活动轨迹：
也许是哪里来的莫名其妙王子用亲吻唤醒了她，在蛰伏了7年之后，PCI-SIG加速以翻一番的速度发布新标准，从2017年的Gen4，2018年的Gen5，到2019的Gen6，这个节奏简直疯狂。如果说Intel现在的节奏是Tock、Tock、Tock...，那PCIe就是打了鸡血般的Tick、Tick和Tick！这让主板厂商情何以堪？吃瓜群众也一脸懵懂，到底我是不是该升级呢？
尽管我不认为我们在2021年底之前能看到任何的PCIe 6.0的设备，但PCIe标准的高歌猛进让人们更加关注PCIe这个现代计算机的脊柱汇流排，也是好事一件。我已经有两篇文章介绍PCIe的基本知识：
老狼：深入PCI与PCIe之一：硬体篇
老狼：深入PCI与PCIe之二：软体篇
今天来让我们稍微深入一些，介绍一下PCIe通道数，和它们是如何组合和拆分的。
PCIe Lane（通道）
我在前面文章介绍过，PCIe是串列汇流排，通过使用差分信号传输（differential transmission），如图
相同内容通过一正一反镜像传输，干扰可以很快被发现和纠正，从而可以将传输频率大幅提升。加上PCI原来基本是半双工的（地址/数据线太多，不得不复用线路），而串列可以全双工。
这样一对差分信号组成一个PCIe Lane，也叫做x1通道。把n组绑定在一起，可以让PCIe设备大幅提高传输带宽。如M.2介面的NVMe SSD一般用四组，四个Lane，也就是x4；而最耗带宽的显卡一般要用16组，就是x16。注意这个n应该是2的幂，所以不存在奇数组或者x10等组合。
PCIe通道的组合和差分
现在PCIe的设备越来越多，Intel的台式机/笔记本平台为了让主板厂商能够灵活满足客户的需求，在CPU和南桥PCH后面都提供了不少PCIe通道：
这是个Haswell的例子，比较老，但和现在系统没有本质区别（现在南桥换成PCIe Gen3了）。CPU一般提供PCIe x16通道给显卡，南桥则提供更多的通道，但因为要经过DMI这个小水管，一般不建议链接显卡等需要高带宽的设备。
计算机用户多种多样，有的用户需要插两组显卡，有的则需要很多x1的插槽。为了给主板厂商提供灵活的空间，晶元厂商通过一种叫做bifurcation（分叉）的方式让主板厂商可以灵活配置，组合或者拆分PCIe通道，来做出满足细分市场的产品来。
PCIe初始化一般分为：
1.bifurcation。
2.Root Port Training。根据信号完整性的不同，尽管Root port支持PCIe Gen3/4，但主板走线有问题，有干扰，可能只能Training出Gen2，甚至Gen1的速度来。信号完整性可以参考我的这篇文章：老狼：晶元中的数学——均衡器EQ和它在高速外部汇流排中的应用
3. PCI枚举。
4. PCI/PCIe的各种特性（Feature）设置，如CTO等等。
作为初始化的第一步，bifurcation的重要性自不待言。它决定了各个设备和PCIe插槽的通道宽度。它一般有三种方式：Hard Strap，Soft Strap或者Wait for BIOS。
Hard Strap
所谓Hard，是指这种方式是硬体连线，不能后期修改。在酷睿桌面CPU后面的PCIe通道通常采用这些方式。我们来看个例子，下面所有内容来自Intel官网，7代i5的Datasheet[1]
我们可以看到这种bifurcation，CPU后面的PCIe是一个x16，还是两个x8，亦或1个x8家两个x4，取决于CFG信号。
主板厂商根据自己主板样式，如提供了一个显卡插槽，则把CFG[6:5]信号都连高电平，就是一个x16；如果提供两个显卡插槽，则把CFG[6:5]信号连接一高一低，就是两个x8，即两个PCIe显卡就降成x8使用；还有些厂商喜欢把NVMe的m.2连接到CPU后面，来提高存储速度，则可以把CFG[6:5]信号都连低电平，则是1个x8连接显卡，两个x4来连接M.2 SSD。
这种bifurcation一旦确定，就不能更改，除非重新布线。
Soft Strap
所谓Soft，就是软体可以修改。PCH下PCIe root port一般是这种方式。这种配置一般储存在BIOS Image前面的discription中，可以通过工具修改：
这种修改一般和BIOS程序无关，修改后直接烧录BIOS即可。当然BIOS在Image没有被锁定的情况下，可以重新修改这个区域，但修改后需要重新启动才可以生效。
主板厂商一般根据自己的主板设计情况，在烧录BIOS的时候就用软体改好了相应的值，BIOS一般没有界面去修改这个值。
Wait For BIOS
这种方式是纯BIOS设置，也就是在PCIe Training之前，通过BIOS对相关PCIe root complex的寄存器进行设置来确定通道宽度。
这种方式一般用于至强系列CPU，它们在CPU后面提供高达40个Lanes的支持：
如图中，我们数一下，一共是44个Lane，不是说40个Lane吗？其实P0的lane是给DMI用的，如果在多路情况下，除了第一个Socket，其他CPU才可以把它用起来。
这么多Lane，因为最高一个设备只支持x16，所以分为几组。一般一组是一个PCIe device，分为4个function，在bifurcation之后，如果该Function轮空，需要我们禁掉该function来省电。
这种方式是最灵活的方式，它赋予至强CPU的用户极大的灵活性，一般会有配置界面来配置：
结论
这许多细节也许比较枯燥，但只有了解现象后面的本质，我们才能够更深刻地理解计算机是怎么工作的。
最后来解决一下有些同学的实际问题，有的同学主板只有一个X16的槽，但想要插两个显卡（想想什么情况下需要），怎么办呢？可以借助一种叫做bifurcation卡的PCIe卡：
现在你知道为什么叫做bifurcation了吧，顾名思义，真的就是分叉啊。
欢迎大家关注本专栏和用微信扫描下方二维码加入微信公众号"UEFIBlog"，在那里有最新的文章。
参考
- ^7th gen i5 Datasheet https://www.intel.com/content/www/us/en/processors/core/7th-gen-core-family-mobile-h-processor-lines-datasheet-vol-1.html
推荐阅读：
