摩爾定律推動半導體業進步，之前主要依靠兩大法寶，一個是工藝尺寸縮小，另一個是硅片直徑增大，顯然以工藝尺寸縮小爲主。因爲硅片尺寸從2000年進入12英寸之後，沒有再往18英寸邁進。

　　尺寸縮小的步伐一路走來相當順利，基本上是每兩年前進一個工藝臺階，如2007年的採用HKMG工藝的45納米，2009年的32納米，2011年釆用FinFET 3D工藝 的22納米，及2013年的14納米。顯然之後的10納米，7納米及5納米進程，業內在工藝製程尺寸定義等方面存有爭議，其中英特爾認爲要依晶體管密度來計，及定律開始變緩，可能要24-36月才前進一個工藝臺階。

　　但是不用爭議，英特爾在HKMG及FinFET 3D工藝等方面作出了巨大貢獻。業內關於先進工藝製程有個不成文的約定，指16/14納米及以下。

　　尺寸縮小帶來的困境

　　半導體業從1986年的1.2微米，一路走來，至1992年達0.5微米，2001年達0.13微米，2005年的65納米，2007年45納米，2009年的32納米與2011年的22納米及2013年的14納米，它依0.7X縮小，每兩年前進一個工藝臺階。

　　但是由於光學光刻的限制，採用193納米光源加上浸液式技術及OPC技術等，到了28納米已是瓶頸。要繼續縮小尺寸必須採用兩次圖形曝光技術，而到7納米時甚至可能要採用四次圖形曝光技術。由於光刻工藝步驟的增加及掩膜版數量的上升，以及工藝週期加長，導致28納米成爲產品設計工藝的分界線，所以它是長壽命工藝之一。

　　另一個突出矛盾是產品的設計成本呈火箭式上升。如釆用40納米工藝時，需要投入1,000萬美元，典型產品的盈虧平衡點，出貨量需約800萬顆，28納米時，投入2,500萬美元，需要出貨量約1,000萬顆，14/16納米時，投入4,000萬美元，出貨量約2,000萬顆，及10納米時，投入7,000萬美元，需出貨量約3,000萬顆，至7納米時，投入10,000萬美元以上，出貨量至少約5,000萬顆。

　　據有些資料介紹，從28納米走到7納米，產品的金屬雜質要求須下降100倍，污染粒子的體積也必須要縮小4倍，而隨着製程走到10納米以下，對於潔淨度要求只會愈來愈嚴格，例如28納米晶圓時可能允許有10個污染粒子， 但7納米晶圓上只允許有1個。

　　對於摩爾定律要理性地思考，因爲跟蹤定律要付出代價，導致芯片的成本越來越高，而晶體管的密度提升幅度可能卻越來越小。例如2011到2015年間，每年晶體管的密度提升幅度有12%；而至2015到2018年間，提升幅度只有3%。

　　同樣對於半導體工藝製程，並非越是先進就越好。例如近期格羅方德(GF)及聯電(UMC)都提出放棄7納米及以下製程的跟蹤，英偉達創始人兼執行長黃仁勳就表示，2019年沒有計劃要推出7納米的GPU（圖形處理器），以及英特爾至今仍停留在14納米及10納米的處理器量產。至少它們的動作反映了一種趨勢，先進工藝製程的優勢不一定十分明顯，或者是在處理器領域中芯片功耗的矛盾不如移動芯片那麼迫切，該言論也推翻了大廠都會在2019年上市7納米產品的立場。

　　三強爭鋒

　　全球半導體呈現三足鼎立時代，英特爾、三星及臺積電，而在先進工藝製程方面，目前臺積電的聲勢可能最高。

　　1

　　臺積電

　　目前臺積電的先進製程持續按計劃進行，它的7納米EUV製程將在2019年3月底量產，7納米加上7納米EUV製程，估計至2019年底Tape out將超過100個，2019年下半年7納米貢獻將增速 ，受惠於手機新品出貨進入旺季及高速運算(HPC)產品開始小量出貨，7納米制程2019年營收比重將可達25%，較2017年9%大幅提升，不過其中7納米EUV製程比重仍相當低。

　　科技網站《Appleinsider》報導，2019年蘋果A13處理器採用獨家代工供應商臺積電的內含EUV技術7納米，將吃下臺積電第3季大部分產能，意味着臺積電7納米產能利用率將大大提升。

　　以更先進的5納米制程爲主的12英寸晶園廠Fab 18，總投資金額高達新臺幣7,500億元(250億美元)，已確定在2019年第2季進入風險性試產，預計2020年可達量產，並已獲得大客戶的訂單。由於5納米制程成本更爲高昂，代工報價只有一線芯片大廠能接受，因此市場預估目前應只有蘋果與華爲表態升級轉換意願。

　　但是非常明顯當製程工藝從10nm進入7nm甚至5nm之後，新工藝帶來的性能提升已經大不如從前，據臺積電數據顯示7nm相比10nm工藝具備1.6x晶體管密度、20%（晶體管）性能提升或者40%功耗降低，而5nm EUV相比7nm EUV工藝的話，基於ARM的Cortex-A72核心，5nm EUV工藝能夠帶來14.7%-17.1%的速度提升，及1.8到1.86倍密度提升。

　　據外媒報道，臺積電將投資190億美元，在臺南的園區內興建3納米芯片工藝的生產線，環評部門在2018年8月份也對其進行了首次評估,並在2018年12月19日獲得通過。

　　根據最初的安排，它的3納米工廠計劃在2020年開始建設，2021年完成全部設備的安裝，最快在2022年年底或2023年年初投入運營。

　　至此臺積電可能是全球第一家宣佈要建3納米生產線。

　　2

　　三星

　　任何時候不能低估三星的強大實力，它是全球存儲器業中的老大，如2018 Q4計，它的DRAM市佔41.3%，及NAND佔30.4%。同時三星電子在2017年高調宣佈，將加碼代工領域，並宣稱要在未來5年內實現代工市佔率達到25%的宏偉目標。

　　根據拓墣產業研究院的報告顯示，2019年Q1全球代工排名中，臺積電市佔率48.1%居首，而三星已達19.1%居第二位。

　　在存儲器工藝製程方面，三星目前仍處於絕對領先地位，它的DRAM主力製程18nm良率已經超過85%，估計三星內部佔比將接近五成，正往七成的比重邁進。而它的3D NAND閃存，在2019年Q2 64層QLC及96層TLC 256Gb/512Gb實現量產。

　　三星在2017年5月美國加州聖塔克拉拉舉行年度晶圓代工技術論壇時曾發表的最新邏輯工藝製程藍圖，包括8/7/6/5納米的FinFET製程，以及4納米的後FinFET(post FinFET)結構製程，可能是環柵（GAA）架構等，以及它的第二代FD-SOI平臺，把FD-SOI、FinFET、GAA所有半導體架構全面囊括，而最受注目的是三星計劃在2020年時試產4納米制程，表示將可能領先臺積電的5納米。

　　三星的晶圓代工共有三個廠區，分別爲南韓器興(Giheung)S1廠、美國德州奧斯汀S2廠、南韓華城(Hwaseong)S3廠，其中S3廠預定2017年底開始啓用，計劃採用於7納米、8納米和10 納米制程的量產。

　　另外，2018年2月，三星宣佈投資60億美元，是EUV工藝的專用線，在首爾郊外新建半導體廠房，計劃擴大晶圓代工業務。新工廠將於2019年下半年完工，2020年正式投產。將投產7nm及以下製程。

　　三星的強大在於除了存儲器業老大地位不可動搖之外，它的邏輯代工正在積極的推進，由於現金流充裕，非常可能會採用兼併方法繼續擴大。而且它擁有豐富的產品鏈，包括OLED屏等，加上它的執行力極強及勇於蒐羅優秀人材，所以它的前景不可小視。

　　3

　　英特爾

　　英特爾的老大地位難以撼動，儘管三星曾一度超過它，但是今年有可能會翻轉。業界有人認爲英特爾丟失了移動市場，“氣數已盡”，這樣的認識可能要修正。因爲假如英特爾爭得移動市場的第一，全球就是它的一統天下，這個產業就沒法玩下去。

　　觀察英特爾可能要站在這樣的角度，它每年的投資都在100億美元以上，及2018年它的研發費用高達135億美元，遠比三星的39億美元及臺積電的28億美元高出許多。

　　2018年英特爾的銷售額達699億美元，而且服務器芯片市佔達95%以上，及處理器芯片達85%，它的毛利率在60%以上等，因此英特爾的日子實際上還是不錯，僅是年增長率不太高。

　　現階段英特尓的CEO司睿博，從CFO轉到CEO。英特爾自述它將從晶體管向數據轉型，是英特爾近50年來最大膽的一次躍遷。

　　結語

　　先進工藝製程誰站在前列的討論，關鍵可能不在誰是領先，因爲它是動態改變。但它肯定是個"亮點”，是個”極少數人的俱樂部”，據傳未來有可能達近1納米，需要與它們的財力，技術能力及市場切入時機等相匹配。 現階段全球半導體三足鼎立，英特爾、臺積電、三星各霸一方，近期內此種態勢恐怕難以有大的改變，但是一定會此消彼長，無論哪家在各自領域內都面臨成長的煩惱。

　　摩爾定律是否還存在實際的意義，不能僅從尺寸縮小角度，它遲早會到達物理極限，但是未來半導體業發展的空間仍很大，包括兩個大的方向，一個是CMOS縮放加上3D工藝技術，加上新技術將是摩爾定律的未來。另外一個是異構集成，加上新型數據處理將是未來產品的演變。所以相信未來摩爾定律的經濟效益將繼續發揮作用，正如胡正明教授預言全球半導體業還有100年。

　　莫大康：浙江大學校友，求是緣半導體聯盟顧問。親歷50年中國半導體產業發展歷程的著名學者、行業評論家。