IC設計實例解析之同步和非同步電路
源自：微信公眾號 「數字晶元實驗室」
本文以同步計數器和非同步計數器為實例，通過模擬綜合解析同步電路和非同步電路的差別和優缺點。
簡單來說，同步電路和非同步電路最顯著的差別就是是否由同一個信號觸發。非同步計數器非同步觸發器將其他觸發器的輸出信號（Q或者Q』）作為自己的觸發信號，從而導致各個觸發器的狀態「非同步」地變化。
下面是五級非同步計數器原理圖(Verdi)：
非同步計數器進位信號是逐步傳送的，計數器速度受觸發器傳輸延遲時間和觸發器個數這兩個因素的影響。當時鐘周期小於轉換總周期時，非同步計數器計數器就無法工作，導致非同步計數器的工作頻率大大降低。
下面是五級非同步計數器的時序模擬圖（Vivado 2017.4）：
由此可見，五級非同步計數器最高能達到272MHz（Artix-7系列FPGA）
但是非同步計數器電路簡單，硬體開銷較低。下面是DC綜合的面積報告：
五級非同步計數器需要消耗81um2(TSMC 90nm工藝)
同步計數器與非同步計數器相對應的是，同步計數器的每一級觸發器接的是同一個時鐘信號，各個觸發器的狀態在同一時間翻轉。由於觸發器的「同步」翻轉，克服了非同步計數器所遇到的觸發器逐級延遲問題，大大提高了計數器的工作頻率。
但是同步計數器的接線相對非同步計數器會比較複雜。下面是五級同步計數器原理圖(DC&Verdi)：
我們在TSMC90nm工藝，slow工藝角下，對五級同步計數器進行綜合，最高工作頻率能達到1.42GHz
在Artix-7系列FPGA上進行時序模擬至少能達到500MHz
同時五級同步計數器需要消耗139um2(TSMC 90nm工藝)
至此我們得出結論：5級同步計數器相比5級非同步計數器硬體開銷增加1.71倍，級數增多硬體開銷也會增加地更加明顯。同時，性能至少提升1.83倍。
上述數據僅僅是簡單的五級計數器的性能和硬體開銷比較。更為重要的是，EDA工具對同步電路有著非常友好的支持，而無法對非同步電路進行靜態時序分析，所以大規模集成電路基本上都是採用同步設計方法。推薦閱讀：
