數字IC崗位是吃青春飯嗎？

數字集成電路設計（前端或者後端）是吃青春飯的嗎？本人211本科集成電路設計與集成系統專業，身邊的同學幾乎都做模擬，他們都認為數字IC吃青春飯，老了沒有工作，感覺就我一個搞數字的。

你就看看你身邊有沒有35以後失業的IC數字工程師？我在職場快10年了，自身也快35了，我身邊35左右的最近都是各個公司搶的對象，但前提是你不要從25到35一直都是混的心態。

包括大家一直津津樂道的華為海思，即使35，晶元相關的工程師依然很吃香。和軟體互聯網之類的不同的是，IC發展這麼多年，語言一直沒變，新的語言根本發展不起來，或者很難發展，或者可以理解為市場很小。另外晶元開發平台，以及EDA軟體，這麼多年了，一直是M，S，C三家在搞。不管從語言掌握還是工具熟練度上來講，老手肯定經驗豐富。這真是一個吃經驗的活。另外，IC試錯成本太高，用新手犯錯代價太高，所以這一行，永遠都是老帶新，帶上路才行。驗證以及後段也一樣。

我覺得不算青春飯，前提是要永遠保持思考，學習，以及積累。

回答這個問題之前，我想copy一段度娘關於VerilogHDL和VHDL的介紹：

Verilog HDL和VHDL是世界上最流行的兩種硬體描述語言，都是在20世紀80年代中期開發出來的。前者由Gateway Design Automation公司（該公司於1989年被Cadence公司收購）開發。兩種HDL均為IEEE標準。

是的，20世紀80年代，這個語言距今已經40年，期間的修修改改並沒有出現翻天覆地的大改動，也沒有被時間和市場拋棄。

原因很簡單，在現有工藝沒有突破性創新並推廣之前，對以晶體管為基礎的數字電路設計描述方法並不會變。

其次，數字電路就是一個由嚴密的邏輯組成的巨大建築，經驗的累積非常重要。小到一個加法器能不能加，加上去會不會又timing問題，performance bug如何去修正,各種邏輯描述的優劣，對各種EDA的掌握和熟悉，如何才能寫出物理實現最平衡的電路.....更別說大到各種各樣的演算法建模前的研討，複雜演算法的RTL實現，對新的系統的預研，如此種種不一而足。恐怕不是上上培訓班然後教你個XXX天學會XXX就能教給你的，不在完全匹配的崗位上磨練十年，或許連我列出的這些都學不完。

最重要的是，沒人敢把較高風險的系統交給有"青春"但是沒有經驗的人去做，一次流片，特別是高端工藝失敗的代價可以頃刻讓小公司破產，是的，驅動這個社會的是資本，資本是逐利的，但是資本也是最聰明的，他清楚應該選誰。十年之後，你大約35歲的日子，別人的「中年危機」正是你在IC這個領域成熟的時間段，可以說是風華正茂。可以在技術上繼續前進，或者以經驗來帶領團隊，可以抽身出來完成創業。

最後，歪個樓，談談我對ICer的看法。客觀的說，ICer並不是嚴格意義上的程序員，我們是數字電路的設計者和維護者，我們的每一行語言都會轉換成物理意義上真實存在的與或非門，被光刻機印刻在晶元的最深處，成為所有現代工業物品中最核心的「大腦」，為它們賦予智慧。

更高一層，對國家來說，如果晶元是一把劍，那麼我們就是執劍人。

數字IC是不是青春飯，得看和誰比，和CS比，那當然不算，但是和模擬比那又不好說了。我想題主無非是想問，數字IC是否是可持續發展的。

是否可持續發展，得看兩個方面，一是行業在持續進步同時需求市場持續擴大，二是隨著工作年限的增長所擁有的不可替代性越強。

從第一個方面來看，數字IC還具有一定的發展空間，儘管摩爾定律的增量放緩，但是架構和軟體層仍有不少的優化空間，或者說目前主流的馮諾依曼體系尚有被突破的空間，但是從根本上來說，革命性的突破不會再有了，不要把什麼出了個新的驗證理論，驗證方法，或者新的soc敏捷設計當成是啥重大突破，那只是在原有基礎上的添磚加瓦，甚至連創新都很難算上。雖然需求市場（買方）會程一定的增長趨勢，但是從今年開始，人才市場（賣方）的增長速度明顯來的更快（原因不詳），再一次證明了市場在資源配置上具有的盲目性。

從另一個方面來說，就是可替代性的問題，數字IC和一般的互聯網相比，隨著工作經驗的增加確實被年輕人替代的可能性不大，但是我們這一代人需要注意的是未來來自於大量同齡人的競爭。為什麼？IC產業中，什麼地方最需要工作10年?的工程師？是創業公司。因為先進工藝的流片成本之高昂，小公司承受不起一到兩次失敗，所以願意高薪挖一些資深工程師以保障一次流片成功（思考一個問題，流片成本高是因為掩膜版製造的複雜性，還是域外資本的壟斷？如果是後者，一個由自由競爭走向高度壟斷的行業還能有多少活力那真的不得而知了）。然而晶元的創業潮的窗口期也就近五年，同時由於我國特殊的國情，目前超過40歲以上的從事數字IC的工程師數量並不多（按比例），加上這兩年晶元產業升溫，導致老工程師顯得格外珍貴。然而近兩年從事數字ic的同學急劇增加，等我們這一批人工作了10年?時，還有沒有相同的外部環境，很難說，那會兒有豐富的流片經驗的工程師不會再是極少數人，而新公司的增長速度還會不會和現在保持同步也很難說（目前國內近萬家晶元企業能存活幾家？），因為市場總會有回歸理性的時候，那個時候同齡人之間的競爭可能才是最可怕的。

所以，ic產業談不上是青春飯，而且也確實是高附加值，高回報（相對大部分工科專業而言）。但是它更適合中產及以上家庭的子女從事，如果是純勞動人民，想要單純憑藉自身在一線城市立足，那真的不建議來做ic。原因如下：

IC整體上相對於CS而言，成長周期偏長。啥意思？雖然這兩年，上海不少應屆生校招的薪資已經達到了30w?，看似不比cs來的低多少，但是從速度來看，從30w到40w，大部分同學（不跳槽的情況下）可能至少需要經歷2-3年，2-3年在互聯網行業中的漲幅又是多少？為什麼會這樣？國家不是投了大基金嗎？兄弟，只能說你太年輕。晶元行業的特殊性導致工程師的日常開銷不是成本的大頭，對於晶元設計公司而言，流片費用佔了相當大的比例，同時還有各種高帶寬示波器，邏輯分析儀，ATE測試機，emulator（有些公司會有），哪個是省油的燈？還有各種類型的eda軟體，各種IP授權的費用。平攤到人身上的錢其實並不多。還有就是，大基金可不光光投設計公司，還有各種fab，人家那硬體設備燒錢的程度可比ic設計高了幾個量級（一台euv上億美金）。所以如果按照正常標準計算，碩士應屆的年齡基本25-26，兩到三年的時間扣除社保，扣除稅收，扣除生活成本，夠存多少錢？而那時已經面臨結婚買房的你（不留一線城市的不在討論範圍內），又該如何？所以，「窮」就不要學IC（我沒有勸退昂，只是說出事實而已，我是魔都人，家裡給付了首付尚且感覺力不從心），如果教育背景達到了集成電路設計的水準，其實要做machine learning之類希望還是很大的。

那為什麼中產家庭適合從事ic設計？因為人家很大程度上是將前期的沉默成本轉嫁到了家裡，結婚買房一樣都不影響。對他們來說從事ic產業，除了相對較高的薪資，更長的職業半衰期以外，還有一樣東西，那就是一定的社會榮譽感（或者說是虛榮心？同樣的問題也適用於法律，科研，醫學等等），也就說對他們而言，並不存在所謂生存的問題，所以大部分同學們還是都醒醒吧。

補充:目前在知名的ic企業中，拿到sp的同學，雙985背景仍然佔據了多數，這樣的背景去做cv或者hpc或者deep learning，去同級別的互聯網公司，工作個5-10年，在魔都中環到外環之間的地段買個不錯的商品房是沒啥問題的（按今年調整後的房價）。按照馬斯克需求理論，只有在滿足了生存條件的前提下，談幸福感和職業發展還有榮譽感才有價值，否則一切都是空中樓閣。

數字IC前端的技能點非常廣，從演算法，SoC，VRF，綜合，DFT，PT，PR，基本上每個方面都需要下幾年功夫，還得有項目有機會才能點上去。所以天花板還是比較高的。

基本上沒個十年左右，技能點都點不全，所以一個全面的數字工程師的年齡，基本上在33-35之間。

35以後，要麼在大公司做技術leader，要麼出來去小公司做項目經理，也能幹10年左右。

至於45歲以後，錢基本上都賺夠了，就看還有沒有衝勁兒了，沒勁兒就找個養老的單位準備退休吧。有衝勁兒的，創業公司繼續做技術，或者做行業資源整合等，做風投。

補充 : 後端的話，技能點相對於前端來講要少一些，成長為全面的後端工程師需要的時間也會少一些。不過後端工程師本來就少，遠遠滿足不了市場需求，而薪酬是受供需關係決定的，加之後端往往在TO前夕加班多，因此同樣的工齡，後端要比前端的package多一些。

模擬IC是經驗越老越吃香，但是數字IC也絕對不是吃青春飯的。

微電子行業國內起步較晚，2000年畢業的前輩目前也就45歲左右，即使在NV，高通，AMD這樣的大公司，45歲以上的同事都很少。據我所知，他們很少有失業的，相反的是各佔一個山頭，目前在行業內都混的風生水起。

如果說互聯網行業是吃青春飯的，那麼也是那些自學了幾天編程，或者報了個培訓班就混日子的。而這種做法在數字IC行業是很難行的通的。

數字IC不是會寫Verilog代碼就萬事大吉，這只是最基本的描述語言，你要知道自己寫的Verilog對應的硬體結構是怎麼樣的，是否可綜合。還要懂架構，會用EDA等。