---

8nm是10nm的改進版，7nm算是新的工藝節點

---

CMOS的回答是正確的，7nm是下一個大節點，而8LPP等工藝本質上是10nm++++，只不過三星會營銷，所以有一手8nm。類似的，TSMC和三星都有做模擬用的1x nm工藝，本質上也就是28HKMG/22finfet之類工藝的改進型；但凡沒用GAA的sub-7nm工藝，例如TSMC 5nm，本質上都是7nm++++。

---

三星的8nm最近有各種爆料信息，臺積電7nm更多的是說產能不足在擴產。從這點來說，臺7更可靠。

從一直以來的消息反推，黑馬8nm更像是三星研發7nm過程中的中間產物，其性能必然不如7nm這個正主。近期的三星泄圖顯示，8nm工藝結構面積要比10nm工藝結構要小一圈，帶來的好處就是降低功耗，提高能效比。

被提醒了，之前的簡述部分描述不夠嚴謹準確，修改如下：

簡單來說，28nm等工藝節點中，28nm指的是晶體管柵極的最小線寬（柵寬），柵極的寬長比（與溝道的長寬比相關）對晶體管控制的源漏電流大小有影響。在設計中，溝道越短，意味著晶體管的尺寸越小，單位面積可以存放的晶體管數量就越多，晶元集成度就越高；換一種說法是設計出來的晶元面積就越小，晶元的價格就越便宜。但是在22nm節點之後，晶體管的實際尺寸，或者說溝道的實際長度，不一定與這個節點相等。比方說，英特爾的14nm工藝的晶體管，溝道長度其實是20nm。（感興趣的移步長文補吧：解讀工藝節點的演進）

mm或英寸用來指矽片大小，比如12英寸300mm和18英寸450mm，矽片越大同等晶元大小產出晶元越多，單晶元成本越低。

雷鋒網之前總結過半導體工藝演進歷史，作為背景資料，也放在這吧。

************

在戈登·摩爾提出著名的摩爾定律後，半導體產業一直堅持以18個月為週期升級半導體工藝。直觀結果是，製程演進一直在以大約0.7的倍數逐級縮減，如1000nm-&>700nm-&>500nm-&>350nm-&>250nm等。

而在製程邁過180nm節點後，臺積電等代工廠提出了一種相比Intel的製程縮減0.9倍的工藝。這種工藝可以在不對產線進行大改的同時，提供1.24倍電路密度的晶元。Intel對此等技術非常不感冒，還為其掛上了半代工藝的名號。

自此，Intel和IBM製造技術聯盟（包括三星和GF等）依然嚴格按著180nm-&>130nm-&>90nm-&>65nm-&>45nm-&>32nm-&>22nm的步調前行（三星和GF在32nm後轉向28nm），而臺積電等半導體晶圓代工廠則走上了150nm-&>110nm-&>80nm-&>55nm-&>40nm-&>28nm-&>20nm的路線。

製程演進

不過當半導體工藝繼續向前演進時，由於隨著晶體管尺寸逐漸縮小至接近物理極限，在各種物理定律的束縛下，半導體工廠如同戴著鐐銬跳舞，因此在幾家廠商紛紛出現「異常狀況」：本應屬於整代工藝的16nm製程被臺積電所用，Intel的14nm製程字面上卻應該屬於半代工藝的範疇。再接下來，幾家則不約而同的選擇了10nm-&>7nm-&>5nm的路線，整代和半代的區別自此成為歷史。

---

記得有個版本的蘋果CPU有三星版的臺電版的，後來全部臺電了。我覺得蘋果採購肯定比我厲害。那麼誰好誰不好顯而易見。

---

三星的7nm好像還沒成功，就把10nm改良，然後改名8nm

目前來講臺積電吊錘三星

---

沒有看過pdk 沒有流過片，不好對比

---

8nm就是10nm換馬甲，和7nm不是一個層次

---

感覺三星的工藝比臺積電的工藝領先半年左右。

---

推薦閱讀：