式中：I為流過電阻的電流均方值；f為中心頻率；k是與材料的幾何形狀有關的常數。由於Vc在低頻段起重要的作用，所以它是低頻感測器電路的主要雜訊源。

1．6 晶體管的雜訊

晶體管的雜訊主要有熱雜訊、散粒雜訊、閃爍雜訊。

熱雜訊是由於載流子不規則的熱運動通過BJT內3個區的體電阻及相應的引線電阻時而產生。其中rbb所產生的雜訊是主要的。

通常所說的BJT中的電流，只是一個平均值。實際上通過發射結注入到基區的載流子數目，在各個瞬時都不相同，因而發射極電流或集電極電流都有無規則的波動，會產生散粒雜訊。

由於半導體材料及製造工藝水平使得晶體管表面清潔處理不好而引起的雜訊稱為閃爍雜訊。

它與半導體表面少數載流子的複合有關，表現為發射極電流的起伏，其電流雜訊譜密度與頻率近似成反比，又稱1／f雜訊。它主要在低頻(kHz以下)範圍起主要作用。

1．7 集成電路的雜訊

集成電路的雜訊幹擾一般有兩種：一種是輻射式，一種是傳導式。這些雜訊尖刺對於接在同一交流電網上的其他電子設備會產生較大影響。雜訊頻譜擴展至100 MHz以上。

在實驗室中，可以用高頻示波器(100 MHz以上)觀察一般單片機系統板上某個集成電路電源與地引腳之間的波形，會看到雜訊尖刺峯-峯值可達數百毫伏甚至伏級。

2 感測器電路的外部幹擾

2．1 電源的幹擾

大多數電子電路的直流電源是由電網交流電源經濾波、穩壓後提供的。如果電源系統沒有經過凈化，會對測試系統產生幹擾。

同時，在感測器測試系統附近的大型交流電力設備的啟停將產生頻率很高的浪湧電壓疊加在電網電壓上。

此外，雷電感應也會在電網上產生幅值很高的高頻浪湧電壓。如果這些幹擾信號沿著交流電源線進入感測器介面電路內部，將會干擾其正常工作，影響系統的測試精度。

2. 2 地線的幹擾

感測器介面各電路往往共用一個直流電源，或者雖然不共用一個電源，但不同電源之間往往共一個地，因此，當各部分電路的電流均流過公共地電阻(地線導體阻)時便會產生電壓降，該電壓降便成為各部分之間相互影響的雜訊幹擾信號。

同時，在遠距離測量中，感測器和檢測儀錶在兩處分別接地，於是在兩「地」之間就存在較大的接地電位差，在儀錶的輸入端易形成共模幹擾電壓。

共模幹擾的來源一般是設備對地漏電、地電位差、線路本身具有對地幹擾等。由於線路的不平衡狀態，共模幹擾會轉換成常模幹擾，較難除掉。

2．3 信號通道的幹擾

通常感測器設在生產現場，而顯示、記錄等測量裝置安裝在離現場有一定距離的控制室內，這樣需要很長的信號傳輸線，信號在傳輸的過程中很容易受到幹擾，導致所傳輸的信號發生畸變或失真。

長線信號傳輸所遇到的幹擾有：

(1)周圍空間電磁場對長線的電磁感應幹擾。

(2)信號線間的串擾。當強信號線(或信號變化速度很快的線)與弱信號線靠得很近時，通過線間分佈電容和互感產生線間幹擾。

(3)長線信號的地線幹擾。信號線越長，則信號地線也越長，即地線電阻較大，形成較大的電位差。

2．4 空間電磁波的幹擾空間電磁波幹擾主要有：

(1)雷電、大氣層的電場變化、電離層變化及太陽黑子的電磁輻射等；

(2)區域空間中通信設備、電視、雷達等通過天線發射強烈的電磁波；

(3)局部空間電磁波對電路、設備產生的幹擾，如氖燈、熒光燈等氣體放電設施產生的輝光放電幹擾，弧光放電產生的電波形成的幹擾。

3 抑制感測器電路雜訊的措施

3．1 根據不同工作頻率合理選擇雜訊低的半導體元器件

在低頻段，晶體管由於存在勢壘電容和擴散電容等問題，雜訊較大。而結型場效應管因為是多數載流子導電，不存在勢壘區的電流不均勻問題。

而且柵極與導電溝間的反向電流很小，產生的散粒雜訊很小。故在中、低頻的前級電路中應採用場效應管，不但可以降低雜訊還可以有較高的輸入阻抗。

另外如果需要更換晶體管等半導體元件，一定要經過對比選擇，即使型號相同的半導體器件參數也是有差別的。

同樣，電路中的碳膜電阻與金屬膜電阻的雜訊係數也是不一樣的，金屬膜電阻的雜訊比碳膜的要小，特別是在前級小信號輸入時，可以考慮用雜訊小的金屬膜電阻。

3．2 根據不同的工作頻段、參數選擇適當的放大電路

選擇適當的放大電路不僅對本級電路有直接影響，對整個電路的工作參數、工作狀態都會產生重要影響。

如共射組態連接時，電路有較高的放大增益，同時它的雜訊對後級的影響較小。而共集組態時有較高的輸入阻抗同時也有較好的頻響。

因此根據不同的電路對參數應有不同要求，選擇好的電路，不僅可以簡化線路結構，同時也可以減少雜訊對整個電路的幹擾。

在電路性能參數允許的條件下，儘可能採用抗幹擾能力較好的數字電路。

3．3 感測器電路中加入濾波環節

在放大電路中，頻帶越寬，雜訊也越大，而有用信號的頻率往往在一定範圍內，故可在電路中加入濾波環節，濾除或儘可能衰減幹擾信號，以達到提高信噪比抑制幹擾的目的。

濾波技術對抑制經導線耦合到電路的幹擾特別有效，將相應頻帶的濾波器接入信號傳輸通道中，各種濾波器是抑制差模幹擾的有效措施之一。

在自動檢測系統中常用的濾波器有：

(1)RC濾波器。當信號源為熱電偶、應變片等信號變化緩慢的感測器時，利用小體積、低成本的無源RC濾波器將會對串模幹擾有較好的抑制效果。

(2)交流電源濾波器。電源網路吸收了各種高、低頻雜訊，對此常用LC濾波器來抑制混入電源的雜訊，例如100μH的電感、0．1 μF的電容組成的高頻濾波器能吸收中短波段的高頻雜訊幹擾。

(3)直流電源濾波器。直流電源往往為幾個電路所共用，為了避免通過電源內阻造成幾個電路間相互幹擾，應該在每個電路的直流電源上加上RC或LC退耦濾波器，用來濾除低頻雜訊。

3．4 通過負反饋電路來抑制雜訊

負反饋電路可以通過反饋信號的取樣、控制來穩定電路，提高放大器的信噪比，使放大電路的動態性能獲得多方面的改善。

負反饋信號可以穩定電路的靜態工作點，從而穩定電路的溫度、電流、電壓等多項參數。在多級電路中，第一級電路因為是原始小信號，因此經常採用的是有較大增益的共射電路組態。

除非是特殊需要，共射組態電路往往是不加負反饋的。所以第一級電路產生的雜訊只能通過後級的負反饋電路來抑制。

對於多級電路而言，通過負反饋信號穩定本級的靜態工作點，可以抑制本級電路雜訊的產生和傳播。因此在多級電路中，負反饋電路是抑制雜訊的一個重要手段。

3．5 抑制和減少輸入端偏置電路的雜訊

輸入端偏置電路雜訊一般是由輸入端偏置分流電阻產生的。當流過偏置電阻的直流電流過大時就會使能量過剩從而產生電流雜訊。

如果選擇合適的偏置電路，雜訊就可以通過旁路電容短接入地，可以抑制雜訊輸出，減小對下一級電路的影響。另外優質的信號源也是電路抗幹擾的重要保證。

4 減少感測器電路幹擾的措施

4．1 合理佈局

合理的電路佈局可以減少不同工作頻段電路之間的相互幹擾，同時也使對幹擾信號的濾除變得相對簡單。

4．1．1 地線佈置的抗幹擾措施

為克服這種由於地線布設不合理而造成的幹擾，在設計印製電路時，應當盡量避免不同迴路的電路同時流經某一段共用地線。

特別是在高頻電路和大電流迴路中，更要講究地線的接法。把「交流地」和「直流地」分開，是減少雜訊通過地線串擾的有效方法。

4．1．2 電源布線的抗幹擾措施

在布線時，首先要將交流電源部分與直流電源部分分開，不要共用接地導線，就是把「交流地」和「直流地」分開，減少雜訊通過地線串擾。

另外，在直流電源迴路中，負載的變化會引起電源雜訊。配置去耦電容可以抑制因負載變化而產生的雜訊。

具體配置方法是在電源輸入端接一個10～100μF的電解電容，如果印製電路板的位置允許，採用100μF以上的電解電容的抗幹擾效果會更好。

在電源線布線時，根據印製電路板電流的大小，盡量加粗電源線寬度，減少環路電阻。

同時，使電源線、地線的走線和數據信號傳遞的方向一致，有助於增強抗幹擾能力。

4．1．3 元器件佈局的抗幹擾措施

(1)抑制電磁幹擾。相互可能產生影響或幹擾的元器件，應當盡量分開或採取屏蔽措施。要設法縮短高頻部分元器件之間的連線，減小它們的分佈參數和相互間的電磁幹擾(如果需要對高頻部分使用金屬屏蔽罩，還應該在板上留出屏蔽罩佔用的面積)。易受幹擾的元器件不能離得太近。

強電部分(220 V)和弱電部分(直流電源供電)、輸入級和輸出級的元件應當盡量分開。直流電源引線較長時，要增加濾波元件，防止50 Hz幹擾。

揚聲器、電磁鐵、永磁式儀錶等元件會產生恆定磁場，高頻變壓器、繼電器等會產生交變磁場。

這些磁場不僅對周圍元件產生幹擾，同時對周圍的印製導線也會產生影響。

這類幹擾要根據情況區別對待，一般應該注意幾點：

減少磁力線對印製導線的切割，確定兩個電感類元件的位置時，盡量使它們的磁場方向相互垂直，減少彼此間的耦合；

對幹擾源進行磁屏蔽，屏蔽罩要良好接地；

使用高頻電纜直接傳輸信號時，電纜的屏蔽層應一端接地。

(2)抑制熱幹擾。溫度升高造成的幹擾，在印製板設計中也應該引起注意。在排版設計印製板的時候，應採取措施進行元器件之間的熱隔離。

比如對於溫度敏感的元器件，如晶體管、集成電路和其他熱敏元件、大容量的電解電容器等，不宜放在熱源附近或設備內的上部。

電路長期工作引起溫度升高，會影響這些元器件的工作狀態及性能。

4．2 屏蔽技術

採用屏蔽技術可以有效防止電場或磁場的幹擾。屏蔽又可分為靜電屏蔽、電磁屏蔽和低頻磁屏蔽等。

4．2．1 靜電屏蔽

用銅或鋁等導電性良好的金屬為材料，製作密閉的金屬容器，並與地線連接，把需要保護的電路置於其中，使外部幹擾電場不影響其內部電路，反過來，內部電路產生的電場也不會影響外電路。

例如感測器測量電路中，在電源變壓器的初級和次級之間插入一個留有縫隙的導體，並把它接地，可以防止兩繞組之間的靜電耦合。

4．2．2 電磁屏蔽

對於高頻幹擾磁場，利用電渦流原理，使高頻幹擾電磁場在屏蔽金屬內產生電渦流，消耗幹擾磁場的能量，渦流磁場抵消高頻幹擾磁場，從而使被保護電路免受高頻電磁場的影響。

若電磁屏蔽層接地，同時兼有靜電屏蔽的作用。感測器的輸出電纜一般採用銅質網狀屏蔽，既有靜電屏蔽又有電磁屏蔽的作用。

屏蔽材料必須選擇導電性能良好的低電阻材料，如銅、鋁或鍍銀銅等。

4．2．3 低頻磁屏蔽

幹擾如為低頻磁場，這時的電渦流現象不太明顯，只用上述方法抗幹擾效果並不太好，因此必須採用採用高導磁材料作屏蔽層，以便把低頻幹擾磁感線限制在磁阻很小的磁屏蔽層內部，使被保護電路免受低頻磁場耦合幹擾的影響。

感測器檢測儀器的鐵皮外殼就起低頻磁屏蔽的作用。若進一步將其接地，又同時起靜電屏蔽和電磁屏蔽的作用。

基於以上3種常用的屏蔽技術，因此在幹擾比較嚴重的地方，可以採用複合屏蔽電纜，即外層是低頻磁屏蔽層，內層是電磁屏蔽層，達到雙重屏蔽的作用。

例如電容式感測器在實際測量時其寄生電容是必須解決的關鍵問題，否則其傳輸效率、靈敏度都要變低，必須對感測器進行靜電屏蔽，而其電極引出線就採用雙層屏蔽技術，一般稱之為驅動電纜技術。用這種方法可以有效的克服感測器在使用過程中的寄生電容。

4．3 接地技術

接地技術是抑制幹擾的有效技術之一，是屏蔽技術的重要保證。正確的接地能夠有效地抑制外來幹擾，同時可提高測試系統的可靠性，減少系統自身產生的幹擾因素。

接地的目的有兩個：安全性和抑制幹擾。因此接地分為保護接地、屏蔽接地和信號接地。保護接地以安全為目的，感測器測量裝置的機殼、底盤等都要接地。

要求接地電阻在10 Ω以下；屏蔽接地是幹擾電壓對地形成低阻通路，以防幹擾測量裝置。接地電阻應小於0．02Ω；信號接地是電子裝置輸入與輸出的零信號電位的公共線，它本身可能與大地是絕緣的。

信號地線又分為模擬信號地線和數字信號地線，模擬信號一般較弱，故對地線要求較高；數字信號一般較強，故對地線要求可低一些。

不同的感測器檢測條件對接地的方式也有不同的要求，必須選擇合適的接地方法，常用接地方法有一點接地和多點接地。

4．3．1 一點接地

在低頻電路中一般建議採用一點接地，它有放射式接地線和母線式接地線路。

放射式接地就是電路中各功能電路直接用導線與零電位基準點連接；

母線式接地就是採用具有一定截面積的優質導體作為接地母線，直接接到零電位點，電路中的各功能塊的地可就近接在該母線上。

這時若採用多點接地，在電路中會形成多個接地迴路，當低頻信號或脈衝磁場經過這些迴路時，就會引起電磁感應雜訊，由於每個接地迴路的特性不同，在不同的迴路閉合點就產生電位差，形成幹擾。為避免這種情況，最好採用一點接地的方法。

感測器與測量裝置構成一個完整的檢測系統，但兩者之間可能相距較遠。

由於工業現場大地電流十分複雜，所以這兩部分外殼的接大地點之間的電位一般是不相同的；若將感測器與測量裝置的零電位在兩處分別接地，即兩點接地，則會有較大的電流流過內阻很低的信號傳輸線產生壓降，造成串模幹擾。因此這種情況下也應該採用一點接地方法。

4．3．2 多點接地

一般建議高頻電路採用多點接地。高頻時，即使一小段地線也將有較大的阻抗壓降，加上分佈電容的作用，不可能實現一點接地，因此可採用平面式接地方式，即多點接地方式，利用一個良好的導電平面體(如採用多層線路板中的一層)接至零電位基準點上，各高頻電路的地就近接至該導電平面體上。

由於導電平面體的高頻阻抗很小，基本保證了每一處電位的一致，同時加設旁路電容等減少壓降。因此，這種情況要採用多點接地方式。

4．4 隔離技術

在介面電路中，如出現兩點以上接地時，可能引入共阻耦合幹擾和地環路電流乾擾。抑制這類幹擾的方法是採用隔離技術。通常有電磁隔離和光電隔離兩種。

4．4．1 電磁耦合隔離

利用隔離變壓器來切斷環流，由於地環路則被切斷，兩電路有獨立的地電位基準，因而不會造成幹擾，信號通過耦合形式進行傳遞。

4．4．2 光電耦合隔離

光電耦合器是一種電-光-電的耦合器件，它由發光二極體和光電晶體管封裝組成，其輸入與輸出在電氣上是絕緣的，因此，這種器件除了用於做光電控制外，現在被越來越多的用於提高系統的抗共模幹擾能力。這樣即使輸入迴路有幹擾，只要它在門限之內，就不會對輸出造成影響。

4．5 其他抗幹擾技術

(1)穩壓技術。目前智能感測器及儀器儀錶開發中常用的穩壓電源有兩種：一種是由集成穩壓晶元提供的串聯調整電源，另一種是DC-DC穩壓電源，這對防止電網電壓波動幹擾儀器正常工作十分有效。

(2)抑制共模幹擾技術。採用差分放大器，提高差分放大器的輸入阻抗或降低信號源內阻可大大降低共模幹擾的影響。

(3)軟體補償技術。外界因素如溫濕度變化等也會引起某些參數的變化，造成偏差。可以利用軟體根據外界因素的變化和誤差曲線進行修正，去掉幹擾。

5 結語

抗幹擾是一個非常複雜、實踐性很強的問題，一種幹擾現象可能是由若干因素引起的。

因此，在感測器電路以及測控系統的設計中，不僅應預先採取抗幹擾措施，在調試過程中還應及時分析出遇到的現象，對感測器及其系統的電路原理、具體布線、屏蔽、電源的抗幹擾能力、數字地或模擬地的處理以及防護形式不斷改進，以提高電路的可靠性和穩定性。