源自：微信公眾號 「數字晶元實驗室」

博主在學習IC的過程中，每每談起從業方向，總是調侃互聯網軟體千般好，模擬後端萬萬不可。然後身旁友人總會很自然地理清思路，又開始一波對於IC行業的自嘲。

當然，這篇文章不是對從業工作優劣的探討。硬體搭台，軟體唱戲。各自都有酸甜苦辣，冷暖自知。

但是，避免軟體思維，確實是入門數字IC的一個坎。也許是因為verilog本身就是一門類C語言，同時也帶來了一些C語言編程的定勢。

數字晶元+verilog在很多人眼裡，尤其是本科生（微電子，集成電路）眼裡，只是跑在FPGA上的software，以為跑在51單片機和FPGA上的流水燈是一回事。事實上，並非如此。從軟硬體設計流程，就可見一斑：

數字IC設計，尤其是先進工藝下的晶元設計，需要考慮更多物理層次上的因素。例如，數字IC需要考慮供電的IR Drop，布局的Congestion，走線的DRC，Setup和Hold時序收斂等問題。而在軟體開發中，我們並不會關心最後的二進位文件被「placed」到哪個硬碟底下。

除此之外，一個對後端知之甚少的前端設計人員，也總會給晶元設計發現問題時進行迭代，帶來很多溝通的障礙。最最最重要的是，當一個前端設計人員熟悉後端概念的時候，PR工具就不再是一個黑匣子。前端設計工程師需要一種自信，能保證自己code的PPA，而不是PR工具吃進去自己的code，吐出來的東西就甩手不認賬。

上述是，博主錄製ICC視頻的諸多理由，下面開始進入正題。 IC Compiler工具是一個netlist-to-GDSII的設計工具，適用於開發深亞微米晶元的設計人員。 它需要門級網表，布局規劃，時序約束，物理和時序庫，代工廠工藝文件作為輸入，它輸出GDSII格式的文件或者DEF文件用於第三方布線工具。 IC Compiler使用Synopsys Milkyway資料庫作為Data Base。 錄製的視頻已經免費分享至B站：

視頻鏈接：bilibili.com/video/av38

ICC部分的lab視頻非常淺顯，望各位業內大佬勿噴，多指導~

推薦閱讀：

相关文章