的IC設計筆記

剛才的TEST文章貌似成功了，現在開始貼第一篇學習筆記內容->繼續嘗試能否發出去

1. iscas.2002.1010562 Pole-zero tracking frequency
compensation for low dropout regulator, Ka Chun Kwok, 香港科技大學

最早的一篇將Pole-zero跟蹤頻率補償的paper。

誤差運放A：反饋環路中的增益級

緩衝運放B：使傳輸管柵端看到一個低阻通路

R1|R2：分壓電阻

Co：非常大的輸出電容，穩定輸出電壓

RESR：與輸出電容串聯，提供補償

反饋環路將「IN」和「OUT」斷開，假設兩者之間存在一個無窮大的電感。對於一個穩定的系統，環路增益OUT/IN應該具有足夠大的相位裕度。

零極點位置：

傳統的LDR頻率補償策略：使用ESR零點抵消極點p1，以保證相位裕度在45°以上。

ESR頻率補償的主要缺點：bandwidth
variation due to loading current.負載電流變化時帶寬也在變。

從式(3)輸出極點重新表示為

輸出極點頻率和負載電流大小成正比。

假設環路在最大負載電流下保證了足夠的相位裕度，當Iout減小時，主極點也就是UGB減小，很大程度上影響了小負載電流下的動態響應和PSRR。

ESR電阻隨P/V/T/F/Material變化很大，整個溫度和電壓範圍內的應用不太靠譜。

並且，當iL快速增大時，輸出電容上的電壓減小，RESR的存在會增大輸出端的紋波。

PZT策略是：the position of
the output pole po and compensation
zero zc, should match
with each other

推薦閱讀：

相关文章