关于 "现场可编辑逻辑门阵列（FPGA）" 的文章

用LUT来做一个可动态配置的卷积核

用LUT来做一个可动态配置的卷积核

雪花台湾 4年前 AI晶元 卷积神经网路（CNN） 现场可编辑逻辑门阵列（FPGA）
一文告诉你怎么解决cache miss的问题

一文告诉你怎么解决cache miss的问题

雪花台湾 4年前 AI技术 缓存 现场可编辑逻辑门阵列（FPGA）

(七) Verilog to Lucid

雪花台湾 4年前 现场可编辑逻辑门阵列（FPGA）
用于Kaldi语音识别的加速器：AIX

用于Kaldi语音识别的加速器：AIX

雪花台湾 4年前 AI技术 现场可编辑逻辑门阵列（FPGA） kaldi
Verilog 重点解析(循环结构)

Verilog 重点解析(循环结构)

雪花台湾 4年前 Verilog 现场可编辑逻辑门阵列（FPGA） veriloghdl
HDLBits：在线学习 Verilog （二十三 · Problem 110-114）

HDLBits：在线学习 Verilog （二十三 · Problem 110-114）

雪花台湾 4年前 Verilog 现场可编辑逻辑门阵列（FPGA） 数字逻辑
Verilog实现产生任意占空比的PWM波

Verilog实现产生任意占空比的PWM波

雪花台湾 4年前 ARM Verilog 现场可编辑逻辑门阵列（FPGA）
数字IC笔试题（5）-全志科技数字前端

数字IC笔试题（5）-全志科技数字前端

雪花台湾 4年前 晶元（集成电路） 现场可编辑逻辑门阵列（FPGA） 全志科技
Verilog重点解析（14，退出循环）

Verilog重点解析（14，退出循环）

雪花台湾 4年前 ASIC Verilog 现场可编辑逻辑门阵列（FPGA）

Verilog设计与逻辑综合实例解析（代码风格）

雪花台湾 4年前 数字IC设计 晶元（集成电路） 现场可编辑逻辑门阵列（FPGA）
多时钟域的设计和综合技巧（一）

多时钟域的设计和综合技巧（一）

雪花台湾 4年前 ASIC Verilog 现场可编辑逻辑门阵列（FPGA）

HDLBits：在线学习 Verilog （二十二 · Problem 105 - 109）

雪花台湾 4年前 Verilog 现场可编辑逻辑门阵列（FPGA） veriloghdl

Verilog语法之十一：任务（task）和函数（function）

雪花台湾 4年前 数字集成电路 Verilog 现场可编辑逻辑门阵列（FPGA）
数字IC笔试题（8） ——乐鑫科技数字晶元2020（续）

数字IC笔试题（8） ——乐鑫科技数字晶元2020（续）

雪花台湾 4年前 Verilog 晶元（集成电路） 现场可编辑逻辑门阵列（FPGA）

Verilog语法之六：阻塞赋值与非阻塞赋值

雪花台湾 4年前 数字集成电路 Verilog 现场可编辑逻辑门阵列（FPGA）
加载更多

热门新闻

周热门