現在還能玩得起這種燒錢遊戲的只有屈指可數的三位：Intel、TSMC和三星。而NAND和DRAM的廠商也很少，他們既不打算放棄自己的產線而受制於人，又要保證經濟可行性，他們有自己的方法。如果說NAND和DRAM顆粒與CPU晶元最大的不同在哪裡，那就是它們都是由最簡單的單元重複疊加而成，這和CPU有本質不同。要在最小Die size中做出更多顆粒，又要保證經濟可行性，就必須算一下成本產出總賬才行。從而快閃記憶體NAND和DRAM給出的答案有相似之處，又略有不同。

快閃記憶體NAND Flash

NAND廠商發現繼續在16/15nm以下繼續提高製程並不具有經濟可行性，它們開始向另一個維度要空間：3D NAND

隨著每層堆疊數的提高，單位面積的單元個數不斷升高：

綜合下來，向垂直方向要發展比作小更有經濟可行性。

DRAM

DRAM也已經進入了1x nm的時代。業界的命名規則比較特殊叫做：1x、1y、1z等。1X nm節點在16-19nm之間，1Y nm在14-16nm之間，1Z大概是12到14nm。後面還規劃有1α及1β工藝。現在工藝基本在剛剛進入1Y的時候，但已經困難重重。它的關鍵指標：Cell Pitch的寬度，製程能夠帶來的減小幅度越來越少。與此同時，典型的DRAM單元結構也帶來了負面影響。內存DRAM的每個單元可以看作一個晶體管和一個電容的組合：

進入1Y工藝後，電流外泄和電容器干擾更為明顯，需要新的材質，也放慢了製程的提高。為了提高單位面積的容量，DRAM也開始向上尋找機會：

結論

當在平麵攤大餅遇到困難後，做個立體的千層餅也許是個更好的辦法。DRAM和NAND除了繼續探索平面製程的提高之外，更多的在3D上尋找機會。CPU因為結構複雜，3D封裝十分困難，但Intel的3D封裝技術Foveros為此打開了一條出路，將來會見到更多的logic on logic的晶元出現在市場上。

歡迎大家關注本專欄和用微信掃描下方二維碼加入微信公眾號"UEFIBlog"，在那裡有最新的文章。

推薦閱讀：