原文鏈接:HDI任意層互連技術 | 導電膏塞孔的可靠性及其對電性能的影響
前言
導電膏塞孔是實現任意層互連的技術方案之一,其雛形是松下的ALIVH(Any Layer Interstitial Via Hole)技術和東芝B2it(Buried Bump Interconnection Technology)技術[1]。任意層互連技術發展的一個關鍵技術是微孔化,即層與層之間通過微孔進行導通互連。微孔加工目前激光鑽孔技術可以實現;而在微孔金屬化技術這塊,目前主要分三種:電鍍填孔、導電材料塞孔、銅凸塊[1]。其中,導電膏互連技術由於其用導電膏替代電鍍進行填孔,不僅精細線路、高厚徑比等製作工藝難度降低,流程簡化;而且可以實現綠色生產,節省能源等特點,因此該技術具有廣闊的發展前景。
導電膏主要成分是銅、錫、環氧樹脂,因此導電率較電鍍銅差,其結合與導通機理區別於電鍍銅方式,主要是通過高溫燒結在焊盤表層形成銅錫合金互連[2]。文章通過實驗設計,評估了導電膏塞孔互連對於高速信號完整性的影響,同時評估了材料熱膨脹係數與多階盲孔設計可靠性問題,為該技術的推廣應用提供技術參考。
1 試驗部分
1.1 試驗材料與儀器
材料:very low loss覆銅板和半固化片、導電膏等。
儀器:四埠網路分析儀、高低溫衝擊試驗箱、金相顯微鏡。
1.2 試驗設計
(1)導電膏塞孔互連可靠性評估:
為評估導電膏塞孔互連結構可靠性,分別設計了30 ppm/℃、35 ppm/℃、45 ppm/℃不同CTE材料的測試板。同時設計了1、3、5、7、11階盲孔塞孔互連設計。可靠性測試條設計如下: