华虹14nm良率25%,从半导体工艺阶段来说,这算是个啥水平啊,离量产还多遥远?


台积电先进工艺一般是65%良率开始量产。问题是台积电的工艺一般领先同业一年,就算良率只有30-40%,有些一定要用的客户还是得用(对功耗等有特殊要求),而且假设新工艺的单个器件成本(同等良率)降低了40%,那么新工艺65%的良率仍然可以与上代工艺90%良率抗衡(表现在单个器件的成本相当)。随著新工艺的良率提高,单个器件的成本还会不断下降。新工艺的优势显现。

由于台积电的技术领先,他可以用最先进的工艺获取最高昂的代工收入,随著他的良率提高,他会下调代工收费,让利客户,也压缩对手的盈利空间。

简单来说,就是台积电用65%良率的新工艺打的是同期自己或者对手良率90-95%的老工艺。而华宏呢,他将要推出的14nm工艺要面对的是台积电良率已经达到95-98%的16nm工艺,人家还有性能(不断优化),IP(台积电的IP支持是最好的),EDA工具支持等等优势,对于多数客户而言,实际成本要低20%左右才有竞争力。那么假设台积电用95%的良率以100%的价格获得25%的净利,那么华虹需要以90%的良率以80%的价格来抢单,利润方面能保本不赔就不错了。

所以华虹如果不想巨额亏损的话,需要把良率(从25%)提高到90%才能量产,这需要大概1年以上时间(台积电的速度)。

最理想的情况是,国内设计公司如海思,如中电科旗下企业,某八家被制裁公司,处于分散(供应商,大家都明白的,就是实体清单)风险考虑,强行在60%良率左右就让华虹量产,帮助华虹分担一部分工艺爬坡成本。


20200528更新,14nm FinFET 某MB的SRAM良率突破90%,离量产又近了一步。

——————————————————

这只是个开始,64K的SRAM良率。1MB,2MB,8MB,128MB,路还远著。但就现在的进度看,今年2020年底目标应该可以实现。但就sram良率破0而言,这个成果太不容易了。在项目进度大幅度提前的前提下,是研发部门的同事不知道多少个997换来的,大多数同事在2019年都彻底失去了陪伴家人的时间,且行且珍惜


不出意外的话,华虹将在2022年前后实现14nm客户导入。在先进工艺上,华虹将和中芯国际一起扮演大陆集成电路制造的「双骄」。

2018年,中芯国际与华虹半导体上榜2018年世界晶圆代工Top10,两家企业占到前十大企业总值的8.35%,占到全球晶圆代工总额的7.74%。

未来,中芯国际和华虹面临的发展阻碍虽有些许差异,但也大致相同。

尽管中芯国际已量产14nm,且华虹也在14nm处于良率爬坡阶段,但是集成电路制造依然是大陆集成电路产业的短板。

目前,主流的国产晶元基本都是国际和台湾工厂代工制造。打消他们的顾虑让其转投入中芯国际或者华虹的产能中,这是首要挑战。

其次,从目前华虹的毛利率来看,和行业龙头台积电相比还有非常大的差距。此前,华虹在发布2019年Q3财报时,预计Q4销售收入约2.42亿美元左右,毛利率约在26%到28%之间。

再来看台积电,2019年Q4毛利率为50.2%。净利润是公司可以拿去再投资、再开发的真金白银,在营收和毛利率双双都不及台积电的情况下,华虹此后的追赶过程将异常「吃力」。

根据统计,2014年到2018年台积电研发投入为500亿美元,2019年投入超过100亿美元。而华虹的整体营收在2019年也才刚超过110亿元。在这方面,华虹和台积电的差距还是明显的。

如果在更先进工艺节点迟迟看不到进展,三星和台积电必然将采用种种办法对付大陆晶圆代工厂,包括某些节点上面的价格战。

好消息是大陆的集成电路制造有大基金做支援。不过要弥补单一企业在投资上和竞争对手的差距,靠「分散型」投资的大基金还远远不够。

本文选自与非网深度原创《本土晶圆代工是否还有第二张牌?》

本土晶圆代工是否还有第二张底牌??

mp.weixin.qq.com图标发布于 2020-01-17继续浏览内容知乎发现更大的世界打开Chrome继续周生周生留白

1. 工艺开发而言,SRAM Functional(有良率)就是巨大的突破…

2.勉强算半成熟工艺的14nm,参考先进厂商采购到的工艺设备没有明显瓶颈的情况下,25%到90%的良率提升是可以很快的。

3.新工艺开发从有良率阶段到量产之间,通常耗时更长的阶段不是SRAM良率提升这个阶段,工艺验证可用之后,可靠性验证/DSMModel建立/Standard CellIP验证/客户导入花费的总时间肯定比良率提升更长。


1. 工艺开发而言,SRAM Functional(有良率)就是巨大的突破…

2.勉强算半成熟工艺的14nm,参考先进厂商采购到的工艺设备没有明显瓶颈的情况下,25%到90%的良率提升是可以很快的。

3.新工艺开发从有良率阶段到量产之间,通常耗时更长的阶段不是SRAM良率提升这个阶段,工艺验证可用之后,可靠性验证/DSMModel建立/Standard CellIP验证/客户导入花费的总时间肯定比良率提升更长。


64k SRAM 25%的yield,那换算成量产GPU yield将会是0的水平


先参考一下台积电和Intel的路线。

我们可以看到台积电14nm后面还有12nm,10nm,7nm,7nm EUV,5nm,目前台积电已经到了7nm+可以量产,5nm在测试中,台积电公布的平均良率约为80%,每片晶圆的峰值良率大于90%。也就是说台积电的5nm,今年就可以投产了。

至于Intel主流是14nm++++,10nm的产品也已经在投产了,然后2020年还是会以10nm为主,会有小的改进,2021年进入7nm EUV。

华虹14nm良率25%,这个水平很低了,可以说刚刚进入14nm的门口,据说中芯国际14nm工艺的品率已经高达95%,所以对比一下,如果按照台积电的路线,至少还有14nm成熟,12nm,10nm,7nm,7nmEUV,5nm,落后对手起码6代。

如果按照Intel的来,那也有14nm成熟,10nm,而且这个工艺其实简单的用nm也还不准确,所以就算落后Intel3代吧,谁叫Intel目前还没有进入7nm呢?Intel也落后台积电。


in特尔在职员工笑看这些装逼的回答。哈哈哈

补一句,华虹还不错,去年厂里拉来的10 良率比这个还烂。不过究竟是老厂经验丰富,提升很快,现在都33%左右了


实际上也减轻了中芯受制裁的压力


谢邀,25%良率基本属于NTI还过不去的阶段 认亏也能出货 就是赔的太狠 个人认为良率要不是0就说明大问题基本解决 只是有一些小问题还在解决当中。。 多久能解决 process是玄学。。。


这个良率的话暂时还不会有人用,除非真的是有大款厂家(华为?),而且急需产能而且TSMC满足不了。不过这个时候接单让下游厂商承担一部分爬坡费用回事非常好的事情,到了90%以上就可以正常量产了,有厂商分担成本的情况下可能需要1年多?这之后仍然是没有优势的,主流厂估计不会有人看得上。但是降下价格捡些小单还是不成问题的,现在搞AI片子的公司也很多啊。


基本上是实验室产品,离量产还很远,至于多远不太好说。说个知道的例子S公司28nm polySION技术,三年良率还是60%呢


啥也不是的水平


感觉每次看到这种新闻,都有种绝望的感觉。和台湾企业比感觉就像一块儿小石子和太阳系的差距。。。完全看不到任何希望。。。诶


推荐阅读:
相关文章