先說原因，是因為Intel在一個時間點導入了3個牛技術來技改產線，且都失敗了：

a. SAQP, TSMC從2-3-4走了3年多，Intel直接從SADP(2次曝光)跳升SAQP(4次曝光)，跳劈叉了。

b. COAG, 把pitch長度縮短提高集成度，金屬接觸就對不齊了，良率跳水。

c. 鈷代銅銀，撲街 ：）

- 另外，以及還有一個問題是EUV的ROI，同樣產量情況下，流水線佔地面積大四倍，想像一下clean room每天要過濾的空氣體積吧。光刻機+4倍廠房擴建投入，已經是負經濟效益了；廠房成本影響很大…，所以Samsun和SK決定打死也不搞1z(10nm)以後的節點了，EUV能拖就拖，大家省capex才有年終獎可以拿，否則，3-5年的基建分攤搞到大家要飯去了。

另外多說一句鈷代銅失敗的問題，雖說Intel已經把與晶柵極接觸的鎢金屬層替換成鈷金屬層，10nm工藝的M0和M1也徹底更換成了鈷，但隨著良率跳水，鈷互聯的產線所剩無幾，鈷材就主要做interposer了；

Intel當年技改鈷材產線是期望自產工藝能一步打通到3nm甚至更微縮的節點，解決銅和鎢難以繼續微縮的臨界尺寸問題，尤其是柵極導線(包括通孔導線)成為FinFet結構的主要瓶頸了(漏電/隧穿)，當年雄心勃勃希望在10nm節點的部分互連層上導入鈷材…尤其在最底部兩個層導入，預期是5X-10X電子遷移率改善…另外再降低2X的通路電阻；但說來話長，鈷互聯實際電阻率好像加大了不止1倍吧？好像還得再去換薄壁材料降阻值，所以現在鈷用途就主要做中介層了。

如今10nm跳票了5年/6年，期間因為堅持上述技改工藝的路線，導致10nm成為不能代工的，那麼IDM自產，評估因素就多，改造和點亮新產線還要做新的capacity planning（年計），而最終，上面當初提的3項牛技術，合在一起反而把良率搞到零%去了。其實，當下30nm MMP銅互連可以滿足10nm-7nm節點的要求，但INTC戰略預期更長…於是冒進的改了整個產線，重新投資換了大量機台和電化學設備…

另外10nm跳票，雖然並不止是卡在產能周期的問題，但我們知道所謂Capacity planning一貫是以年計單位的，如今選擇TSMC代工相比再把封存的舊設備上線，前者會更快的平衡供需。

其實到這個工藝節點，成本已經十分苛刻了，近一年工藝節點的幾次shrink，10nm節點的單位晶體管面積相對於上一代節點縮小了37%，而到了7nm節點，它相對10nm節點單位晶體管面積縮小變成了20%-30%左右。其實這就意味著在最新的工藝節點，即使不考慮一次性成本，平均成本的下降也變小了－－－須知摩爾定律的主要動力就是成本下降，然而，在一次性成本快速提升但平均成本卻下降有限的時代，摩爾定律的進一步發展動力就不那麼強了的。

另外，隨著NRE成本的上升，也意味著晶元的出貨量只有足夠大才能把一次性成本平均掉達到break even點。這就使得只有手機晶元之類出貨量巨大，對平均成本非常敏感而又希望晶元性能能定期升級的品類才會使用最新工藝。

而且，除了一次性成本在快速上升之外，晶體管的集成度在隨著特徵尺寸縮小的同時上升速度也在減緩。這是因為之前的特徵尺寸縮小比較「實誠」，最小柵長、最小金屬線寬都在同步以相同比例縮小，而在16nm以下的時候特徵尺寸縮小往往只是指柵長縮小，最小金屬線寬縮小的倍數並沒有這麼大。所以呢，這就導致了實現相同功能的晶元隨著特徵尺寸縮小其晶元面積縮小倍數沒那麼大了的。

-------------------------------------------------------------

補充：Intel在6月初的更新：隨著Intel在本月開始出貨10nm工藝處理器，Intel在先進半導體工藝上將轉向14nm為主、10nm加速量產及推進7nm落地。除了這些工藝之外，Intel之前還有一些工廠是生產22nm工藝的，它們也不可能完全淘汰或者升級到7nm，所以2017年Intel推出了22FFL工藝。22FFL是Intel結合22nm及14nm FinFET工藝開發的一種改良版工藝，FFL中的L代表Low Leakage，漏電流更低，指標位於兩種工藝之間，晶體管密度為1880萬晶體管/平方毫米，略好於22nm工藝，但它的優勢在於功耗低，成本也低，畢竟22nm工藝量產這麼多年了。

實際上摩爾定律走到盡頭，工藝數字小未必代表工藝性能更好。以前我們說，工藝升級會帶來晶體管更快的速度，更高的性能，更低的功耗，實際上是因為登納德等比微縮定律。這是一個圍繞晶體管導電溝道尺寸和氧化層厚度的定律。但是現在晶體管導電溝道的尺寸基本不再變小了。無論是28nm，還是14/16nm，還是10nm和7nm，甚至5nm，都維持在22nm到25nm這一量級。溝道不再變短主要是由於漏級耗盡區的強電場導致關斷時溝道勢壘降低。漏電更容易發生的緣故。

溝道尺寸因為物理限制不能微縮。或者無法等比微縮。導致登納德定律失效。但集成密度仍在進一步增加，直接後果就是晶元的發熱密度失去控制。同一個面積中集成更多的晶體管，但單一晶體管功耗卻沒有多少降低。所以熱密度成倍增加。給晶元冷卻帶來巨大的成本，因此出現了暗硅一詞，意味著即使集成了大量晶體管，同一時間也只有一部分晶體管能工作。不能工作的晶體管則被稱為暗硅。工藝數字越小，集成密度越大，暗硅的比例越大。也就是說，摩爾定律名存實亡。

如果你的晶元要跑很高的頻率，比如台式機，那高密度會是致命的。雖然英特爾總是在公開場合宣傳自己的10nm有100.7兆晶體管/平方毫米的密度，但是英特爾卻準備了四種不同密度的工藝庫，最高性能的那個密度只有67兆晶體管/平方毫米。但是10nm跳票到2021年，意味著這個工藝庫應該還是很難解決性能的問題。AMD的7nm實際密度應該也很低。不到40兆/平方毫米，而且從Radeon 7的頻率，能耗比和實際相對於Vega64的提升來看，這個工藝性能也很一般。和14nm LPP相比是擠牙膏水平。Zen2因為架構變了，所以不能直接和前一代比。但是Zen2最主要的提升並不是7nm帶來的，而是CPU微架構的變化。提升15%的SPEC2006int成績。這才是重點。

所以關鍵的重點來了，英特爾的10nm跳票到2021年，但是10nm對於高性能的台式機來說，真的那麼重要麼？英特爾官方宣布IP核和工藝解除綁定，因此，2020年和2021年，英特爾是否會按照它的承諾那樣，帶來Willow Cove微架構和Golden Cove微架構才是最重要的東西。微架構改進帶來的提升遠比工藝重要得多，我們來看一下英特爾一直被忽視的低功耗產品線。Gemini Lake和Apollo Lake同屬於14nm工藝，但是，性能可天差地別。J4105國際象棋跑分6000，Cinebench R15單核跑分70cb，輕鬆大幅超越上一代的J3455。Cinebench R15同頻率提升達到驚人的46%。同樣的，14nm工藝的apollo lake相比於14nm工藝的Cherry Trail/Braswell，同頻率的提升也達到了22%。三代都是14nm，性能卻是天差地別。桌面上。Sunnycove擁有18%的IPC提升，這個絕對是比10nm更有爆點的東西。如果英特爾按照之前的承諾，將新架構以當時可用的最好工藝推出，那10nm，14++又有什麼區別呢？

PS，i7 1065G7的PassMark和Cinebench R15均有大幅度提升，單核的PassMark能幹i7 8700，多核的R15能打45w的標壓i5 9300H。這個微架構不管用什麼工藝，登上桌面平台。AMD都會很難受。

謝邀。利益相關：A 炮。

其實單純以數字論英雄是不正確的，Intel 的 10nm 每平方毫米的晶體管數目超過 1 億，而台積電（AMD 的代工廠）的 10nm 還不到 5000 萬。保守估計即便今年改進版的 7nm+ 出來了，也只能持平 Intel 的 10nm。所以不能因為 Intel 10nm 難產而 AMD 都快進到 7nm 了，就武斷的認為 Intel 這一次會輸。畢竟底子厚，各種論壇上「我還是相信 Intel」的聲音仍然占多數。

但是 Intel 現在日子肯定也不好過，這點是顯而易見的。7 年前把 AMD 打的一敗塗地時候，就放話「16 年推出 10nm，18 年推出 7nm」，5 年前又強調了一遍，可見 Intel 是真的想把製程一路提升著走的。現在 10nm 難產是確實遇到了技術 or 產能的硬瓶頸，而不是因為市場佔優 or 摸透了 AMD 老底，覺得沒必要。

另外就 Intel 目前低調在售的 10nm 處理器（i3-8121U）來看，擠牙膏依舊，3.1GHz 1.1V 電壓，並沒有把 10nm 應有的優勢發揮出來，可以說亮點只在多出的兩條指令集上。要知道這是一款低端處理器，一般而言製程帶來的紅利，在低端處理器上的體現應該是最明顯的，可以參考 AMD 的速龍 200GE，以及 Intel 自己的 G4560。當然 i3-8121U 已經賣了快一年了，這一年沒有其它新的 10nm u 哪怕是小規模生產問世，我們有足夠理由相信 Intel 仍在耕耘，是有餘力發大招的。

總結便是：Intel 的形勢不樂觀，但也沒到悲觀的地步。只要 AMD 這邊三代銳龍沒有出現大規模質量問題（這個可能性很小，畢竟台積電已經在手機端有了豐富經驗），在 Intel 的 10nm 量產前，它必將搶走 Intel 規模不小的用戶群。接下來就看 Intel 能否反撲了，我傾向於是能蠶食回來一部分，但無法確立當年酷睿 vs 羿龍的絕對優勢——不過這不正是 DIYer 樂於看到的么？

最後身為 A 炮慣例還是一句：AMD yes！

意思就是10代u也是14nm++++++++++了吧……

感覺intel還是要打磨好頻率再上來吧，純看密度這風氣不知道誰帶的，當年熱門辭彙「短溝通效應」也只口不提了；看歷史intel 從22升14時，也不見得人們這麼熱衷，寧抱4790k甚至2600k也不要那體質尷尬的6代，iu保值就是這麼起來的。

沒記錯的話之前部分i粉宣稱intel的10nm在2017~2018年就會到來，結果到了2018年才有良品率極低的試產品i3-8121u（連核顯都沒開，和14nm對應品能耗比一樣）。2018年後半段~2019年才上市勉強合格的icelake（全核主頻最高也就3.3G左右，再高死活上不去），2020年中後段才能放出tigerlake產品（重點全集中在核顯上）。順便說一句，intel已經打算用14nm製造icelake/tigerlake架構的產品rocketlake了。

最後還是那句話，一年復一年，延期何其多。

瞎猜的

1. 說明性能上，新的10nm工藝的優勢主要在漏電小，能耗比好，低壓下就能獲得不錯的性能。但最高性能沒有明顯提升，高性能計算方面和14nm相比沒有明顯優勢。

2. 沒有EUV的10nm成本太高，器件密度的增加獲得的晶元尺寸收益都沒法抵消Mask和良率降低造成的額外成本。

Intel在10nm上的決策確實讓自己非常被動，儘管當時看來不算一個錯誤的決定。估計桌面端的是等著直接上EUV了。或者台積/三星能搞出器件性能達標的7+/7nm工藝，牙膏廠才會有動力。

好吧，只能說這就是牙膏擠多了的後果，14nm這管牙膏擠完了intel就不知道該幹什麼了

跳票至2021，怕是AMD那個時候Zen3都出來咯，就算intel的10nm不輸台積電的7nm，但是這麼長的真空期AMD有足夠時間對7nm製程工藝進行優化升級，暫且不說牙膏廠的10nm會以什麼樣的形式發布，但至少發布之前的這段時間，AMD將一直佔上風，佔多少就看其7nm發布後的表現了

可能因為英特爾也沒法近期解決一些工藝上的技術難題了。

英特爾即將成為我司的客戶，最近公司開會時我們大老闆說，英特爾的CTO在跟他的一次交流中提到，英特爾未來兩年將有大量老員工退休，而他們目前面臨著老員工的技術知識尚未完全被新人了解和吸收的困局(?д?; )

一旦那些工程上的奇技淫巧沒法傳承，英特爾自然沒法進步甚至原地踏步擠牙膏。其實我司也一樣，底層比我年齡都大的代碼要改動或弄明白經常要問快退休的老頭老太太們

啥情況啊？

14+++++++++++++要用幾年啊？我買的洋垃圾2690v2當3奶居然還能和8700k拼。。。。我也是服了

想起以前INTEL有個廣告詞是這樣：幫，幫幫幫幫。是不是有些像拉肚子的聲音呢！

出10NM沒什麼用，牙膏無法擠。要出7NM才能擠牙膏，至於幾時推出，說真的，我壓根不知道。因為現在連14NM10代桌面都推遲半年。INTEL你屎拉出來再說。

還有就是出10NM,7NM，核心又不會增加多少，都是功耗上減少而已。

最噁心的是9990XE和10990XE居然不推出市場。

沒餘糧了唄 擠不出來了唄

後面只能為了伺服器市場玩刀法

這就是牙膏太多了 但是誰讓人家是上游呢

你弄反了，DT端遙遙無期，伺服器端必須上。

Aurora已經因為10nm坎咕了一次了，Aurora2021再咕，DOE就得縮經費了

至於數字工藝的遊戲？

7nm的晶體管密度干不過10nm，關鍵技術缺失（SDB和COAG），沒人拿去做大面積產品，D區

EUV？

.13吹到了7nm，這玩意和SAQP一樣都是用錢填大坑。結果呢，三星8nm用LELELELE，台積電7nm用DUV+SADP，本事沒有說一套做一套倒是挺厲害

目前來說，純光刻行業，能追上INTC的，可能只有IBM御用的GF那幾個Fab。

算上封裝的話還能加上TSMC，CoWoS雖然被後來者EMIB在性能不變的情況下打爆，但是好歹滿足了從無到有；Foveros今年下半年開始出貨，TSMC的餅4月份畫出來，2021年落地。

群眾喜聞樂見，關鍵線寬數字越小越喜歡，技術不先進去比出貨量，emmm

恩，這個世界會好的

---

台積電7納米才趕上intel22nm的水平，牙膏廠根本不急啊，就算台積電上了5nm也就和14nm差不多

---

英特爾已經變成了一個壞掉的計算器，按下去14，擠牙膏按下去了個+，沒想到加鍵卡住了，就成了14nm++++++++...

---

老生常談的論斷，七納米，7nm，是道大坎，大大的坎7*7=49,7，道家的基數，逢七過坎。

如果突破七納米，則一路衝鋒到下一個臨界坎，下一個坎肯定不是納米，，，

這卦算的准不？

求贊求評。

---

推薦閱讀：